数字电路 综合练习题及答案

复习课VerilogHDL语法类题目A=4’b1101,B=3’b001,C=4’b1001,则A^B=，^{A,C}=。概念类题目VerilogHDL语言可以进行级建模、级建模和级建模。传统电路系统设计采用设计方法，现代EDA设计采用设计方法。行为寄存器传输门4’b1100(位数不同时右对齐，高位补零)1缩位运算符，结果是一位值自底向上自顶向下程序类题目一moduleSM1(clk,ina,rst,out);inputclk,ina;outputout;regout;parameters0=3'b00,s1=3'b01,s2=3'b10,s3=3'b11;reg[0:1]state;always@(posedgeclkornegedgerst)beginif(~rst)beginstate=s0;out=0;endelsecase(state)s0:beginstate=(ina)?s1:s3;out=0;ends1:beginstate=(ina)?s2:s0;out=0;ends2:beginstate=(ina)?s3:s1;out=0;ends3:beginstate=(ina)?s0:s2;out=1;endendcaseendendmodule阅读如下VerilogHDL程序，画出rst=1时的状态图，并分析其功能。。。。case(state)s0:beginstate=(ina)?s1:s3;out=0;ends1:beginstate=(ina)?s2:s0;out=0;ends2:beginstate=(ina)?s3:s1;out=0;ends3:beginstate=(ina)?s0:s2;out=1;endendcase。。。。1/11/01/0S0S1S3S21/00/00/00/10/0S0S1S3S2模4可逆计数器程序类题目二用VerilogHDL语言实现一个模为11的计数器（同步置数），计数顺序为123……10111…写出实现代码。如果用74161芯片实现该计数器，写出设计过程，并画出电路图程序类题目二moduleCNT(clk,nld,out);inputclk,nld;outputout;reg[3:0]out;always@(posedgeclk)beginif(~nld)out=1;elseif(out==11)out=1;elseout=out+1;endendmodule4．用VerilogHDL语言实现一个模为11的计数器（同步置数），计数顺序为123……10111…写出实现代码。如果用74161芯片实现该计数器，写出设计过程，并画出电路图程序类题目三moduleseq102(cp,D,Z);inputcp;input[3:0]D;outputZ;wirecp,nCR,nLD;//wire[3:0]Q;CtxU1(cp,nCR,nLD,D,Q);//assignnCR=1;assignnLD=~(Q[3]&&Q[2]);//assignZ=^Q;//endmodule仔细阅读如下VerilogHDL程序，在//后面写出注释，并分析该module的功能moduleCtx(cp,nCR,nLD,D,Q);inputcp,nCR,nLD;input[3:0]D;output[3:0]Q;reg[3:0]Q;//always@(posedgecp)//beginif(nCR==0)Q=4'b0000;//elseif(nLD==0)Q=D;//elseQ=Q+1;//endendmodule程序类题目三moduleseq102(cp,D,Z);inputcp;input[3:0]D;outputZ;wirecp,nCR,nLD;//定义wire型变量wire[3:0]Q;CtxU1(cp,nCR,nLD,D,Q);//例化Ctx元件assignnCR=1;assignnLD=~(Q[3]&&Q[2]);//对nld连续赋值assignZ=^Q;//计算Q的按位异或endmodule仔细阅读如下VerilogHDL程序，在//后面写出注释，并分析该module的功能moduleCtx(cp,nCR,nLD,D,Q);inputcp,nCR,nLD;input[3:0]D;output[3:0]Q;reg[3:0]Q;//定义Q为4位寄存器向量always@(posedgecp)//对时钟cp上升沿敏感beginif(nCR==0)Q=4‘b0000;//同步清零elseif(nLD==0)Q=D;//同步置数elseQ=Q+1;//加法计数endendmodule答案：利用同步置数设计一个M=13的计数器。生成序列：0110100110010一、由555定时器、3-8线译码器74HC138和4位二进制加法器74LVC161组成的时序信号产生电路如图所示。1.试问555定时器组成的是什么功能电路？计算vo1输出信号的周期；1.试问74LVC161组成什么功能电路？列出其状态表；2.画出图中vo1、Q3、Q2、Q1、Q0及L的波形。+5VCETQ3Q2Q1Q0TCCEPCPPED3D2D1D0CR74LVC16111111101k1k0.1μFY0Y1Y2Y3Y4Y5Y6Y7E1E2E3A2A1A074HC138&LC76213584vO10.01FR2555R1μs2107.0)(7.0221pLpHCRCRRttTL1υo1Q3Q2Q1Q011111111110101111000111100011．555定时器组成多谐振荡器。2．74LVC161组成五进制计数器,电路状态表如表所示3．vo1、Q3、Q2、Q1、Q0及L的波形如图。nnnnQQQQ0123101+11213nnnnQQQQ1011110011001101110111101110111111111011二、时序电路如下图所示，已知A、CP的波形，试对应画出Q1、Q0输出波形。(假设电路的初态为00)1CP1JC11K1JC11KQ1Q0A1CPA21345678AR解答：000101100010001111A01110111600010110500010110400110Q100001Q001111R111111K100110J110011R011111K003+1312+1211J0CP11011111171101100117+1CP1JC11K1JC11KQ1Q0A1ARCPAQ0Q1三、集成移位寄存器74HC194和10位集成D/A转换器AD7533组成的电路如图六所示，已知CP和ST的波形：1)试画出QD、QC、QB、QA的波形；2)定量出画图中vo的波形；3)已知CP的频率fcp=1KHz，试确定vo的周期。CP1110D911STD8D7D6&VREFRFD5&D4D3D2D1D0–vo8V+6IOUT1IOUT2AD7533GNDVDCBADSLS0S1DSR74HC194QCQBQARDQDCP12345ST解：启动信号的低电平到来，在CP的上升沿:S1=1S0=1,同步置数Q0~Q3=0111因为在移位过程中Q0~Q3总有一个为0，S1S0=01不变，则74194始终工作在低位向高位循环移位的状态。启动信号为1后:S1=0S0=1,低位移向高位,Q0n+1=DSR=Qn3Q3n+1=Qn2Q2n+1=Qn1Q1n+1=Qn0CP123401111011110111100111Q0Q3Q2Q11011110111100111计数规律：141311714n1REFfoii022inVRDR9oi10i6822iD3oi4i0822iD3oii00.52iD波形幅值：-7V-6.5V-5.5V-3.5V-7VVo的频率为fcp=1KHz的四分频四、图示为四选一多路器。图中A1为地址选择端最高位，D3为数据输入端最高位，W为输出。输入输出均为高电平有效。该电路所实现的函数表达式为_________________0123WBCDBCDBCDBCDAWCB1A0MUXD0D3D2D1A0A1WBCABC0BCABC10001111001ABCLm0m3m2m4m6m5m7m110110010WABCBCAB五、利用ROM构成的任意波形发生器如图题7.1.5所示，改变ROM的内容，即可改变输出波形。当ROM的内容如表题7.1.5所示时，画出输出端随CP变化的波形。CPQAQBQCQDA0A1A2A3D0D1D2D3164ROMVREF基准电压电子开关D=1接VREFD=0接地RR/2R/4R/8RfvO－+二进制递增计数器A3A2A1A0D3D2D1D0A3A2A1A0D3D2D1D000000001001000110100010101100111010001010110011110000111011001011000100110101011110011011110111101000011001000010000000100100011voCPt-4K)842()842(3210fREFREF3REF2REF1REF0foDDDDRRVRVDRVDRVDRVDRv六、计数型A/D转换器的原理电路如图所示，A为比较器，当Vi大于Vo时输出为1，当Vi小于Vo时输出为0；CR为低电平有效的清零信号，每次转换前CR信号都将计数器清零；VR为高电平有效的转换控制信号；CP为时钟信号，频率为100KHz；计数器模块为8位二进制加法计数。&8位D/A8位计数器D=Q7Q6…Q0ViVoCPVRCRVREFA（1）请说明该电路实现A/D转换的原理。（2）完成一次A/D转换的最长时间为多少？（3）若8位D/A最高可输出Vomax=9.18V，当Vi=5.410V时，电路输出结果的值为多少？此次转换的时间为多少？（1）原理&8位D/A8位计数器D=Q7Q6…Q0ViVoCPVRCRVREFA（2）完成一次A/D转换的最长时间为多少？也就是计数器完成一次满进制计数的时间（3）若8位D/A最高可输出Vomax=9.18V，当Vi=5.410V时，电路输出结果的值为多少？此次转换的时间为多少？89.185.4121x150.28x输出结果n取大于x的最小整数151，即10010111转换时间为1510us七、下图即为采用全数字方式实现的看门狗定时电路，其中OSC为多谐振荡器。请简要说明电路工作原理，并指出一次触发产生的最大高电平定时脉宽和WDO输出的复位信号宽度。若采用单稳触发器来实现该功能，画出电路图CETCEPCPCRTCPED3D2D1D0Q3Q2Q1Q074HC161CSRDWDI10HzGND1QQn1WDOOSC1原理CETCEPCPCRTCPED3D2D1D0Q3Q2Q1Q074HC161CSRDWDI10HzGND1QQn1WDOOSC1WDI为低电平时将161清零WDI的上升沿将使161的CEP=CET=1,161开始计数，计数期间TC=0在161计满1111之前，再次出现的WDI负脉冲将161清零，所以TC一直维持为0如果WDI没有在规定时间内出现，161计满，TC=1,WDO输出告警信号，并将D触发器清零，161信号停止计数CETCEPCPCRTCPED3D2D1D0Q3Q2Q1Q074HC161CSRDWDI10HzGND1QQn1WDOOSC1一个WDI脉冲能够产生的高电平脉宽为15个cp周期WDO的复位脉冲宽度为1个cp周期