数字电子技术基础实验讲义

1数字电子技术基础实验讲义电子信息工程教研室2014年3月2实验一、脉冲参数测量若有错误之处，欢迎及时指出，以便修正。一、实验目的1、了解万用表、示波器的使用。2、掌握脉冲参数的测量方法。3、理解器件的延时的概念。二、实验仪器及设备1、数字逻辑实验箱1台2、万用表、示波器3、元器件：74LS00、CD4011各一块、导线若干三、、集成电路外引线图、逻辑符号及逻辑图图CD4011集成电路图74ls00集成电路四、实验内容及步骤1、脉冲参数的测量1）将实验台上的函数信号发生器频率粗调调到104，细调调到最大，用示波器测出脉冲的各个参数。脉冲幅度Um;脉冲上升时间tr；脉冲下降时间tf；脉冲宽度tw；脉冲周期T；脉冲频率f；占空比q参数rtftwtTmUwtqT读数32、平均传输时间tpd的测试1）用74LS00芯片，按图连接是线路，14脚接电源5V的“+”端，7脚接电源5V的“-”端。用示波器测出输出波形的周期。平均延迟时间6pdTt实验电路图(1)2）用CD4011芯片，按图连接是线路，14脚接电源5V的“+”端，7脚接电源5V的“-”端。用示波器测出输出波形的周期。平均延迟时间6pdTt实验电路图(2)3、电压传输特性测试1）用74LS00按图完成连线。调节RP,改变Vi值，按表的要求逐个设定电压值，读出每个设定值对应的输出值。2）用CD4011按图完成连线。调节RP,改变Vi值，按表的要求逐个设定电压值，读出每个设定值对应的输出值，74LS00Vi（V）00.40.60.81.01.223474LS00Vo（V）CD4011Vi（V）0.511.51.71.81.9234CD4011Vo（V）五、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。4实验二、门电路逻辑功能的测试一、实验目的1、熟悉电子实验箱的功能及使用方法。2、认识集成电路的型号、外形和引脚排列，学习在实验箱上实现数字电路的方法。3、掌握逻辑门电路逻辑功能的测试、使用的基本方法。二、实验仪器及设备1、数字逻辑实验箱1台;2、万用表1只3、元器件：74LS0074LS0474LS20、7LS32、74LS86各一块,导线若干三、集成电路外引线图、逻辑符号及逻辑图1．74LS00四2输入正与非门Y=AB2．74LS04六反相器Y=A3、74LS20双4输入与非门Y=ABCD4、74LS86双4异或门YAB5、74LS32四2输入或门YAB四、实验内容及步骤（一）基本门电路实验记录表中输出栏“电平”用万用表V档测取电压值，逻辑状态高电平用“1”表示，低电平用“0”表示。1、与非门逻辑功能测试（74LS00）表（一）2、或门逻辑功能测试（74LS32）表（二）与非门逻辑图或门逻辑图5表（一）表（二）3、异或门逻辑功能测试（74LS86）表（三）4、非门逻辑功能测试74LS04表（四）异或门逻辑图非门逻辑图表（三）表（四）表（五）5、四输入与非门74LS20表（五）四输入与非门逻辑图五、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。输入端输出端YAB电平逻辑状态00011011输入端输出端YAB电平逻辑状态00011011输入端输出端YAB电平逻辑状态00011011输入端A输出端Y逻辑状态01输入端输出端YABCD电平逻辑状态00000001001000110100010101100111100010011010101111001101111011116实验三、组合逻辑电路设计一、实验目的1、学会组合逻辑电路的实验分析方法。2、掌握组合逻辑电路的设计。二、实验仪器及设备1、数字逻辑实验箱1台2、万用表2只3、元器件：74LS00、74LS86、74LS20各一块。三、集成电路外引线图、逻辑符号及逻辑图见实验二四、设计内容。1、表决器的设计。设计一个三人（用A、B、C代表）表决电路。要求A具有否决权，即当表决某个提案时，多数人同意且A也同意时，提案通过。用与非门实现。2、半加器的设计。用74LS86和74LS00实现。半加器只能进行一位的二进制数加法，而且不含进位输入信号。3、全加器的设计。用门电路74LS86、74LS20、74LS00实现。与半加器不同的是，全加器能将加数、被加数和低位来的进位信号进行求和运算。注：设计步骤：1）根据题意列出真值表。2）根据真值表，写出逻辑函数表达式。3）将输出逻辑函数化简后，变换为与非表达式4）根据输出逻辑函数画逻辑图。5）实验箱上搭建电路。6）将输入变量的状态按要求变化，观察输出端（接发光二极管）的变化，是否达到设计要求。五、预习要求1、熟悉本实验所用的集成电路。2、设计好实验内容中的的电路图，在实验时间里只做电路的验证。图1－6数字密码锁控制7实验四、译码器和数据选择器一、实验目的1、熟悉掌握译码器与编码器的使用方法。2、了解中规模集成八选一数据选择器74LS151的应用。二、实验设备及器件1、逻辑实验箱2、万用表3、3线－8线译码器（反码输出）74LS1384、4线－7段译码/驱动器CD45115、8线－3线优先编码器74LS1486、八选一数据选择器74LS151三、集成电路外引线图1、74LS138：当一个选通端（OE1）为高电平，另两个选通端（/(OE2A)和/(OE2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。2、CD4511：①LT：3脚是测试信号的输入端，当LT=0时，译码输出全为1。主要用来检测数7段码管是否有物理损坏。②BI：消隐输入控制端，当LT=1，BI=0时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。③LE：锁定控制端，当LE=0时，允许译码输出。LE=1，LT=1，BI=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。④D、C、B、A为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。3、74LS148：①、芯片设有8个数据输入端0－7，1个使能输入端E1。3个数据输出端A2、A1、A0，2个使能输出端GS、E0。②、当E1＝1时，GS＝E0＝1无编码输入。③、当E1＝0时，数据输入端0－7全为高电平时，GS＝1、E0＝0无编码输入。④、当E1＝0时，0－7有低电平编码输入。GS＝0、E0＝1，A2、A1、A0有编码输出。4、74LS151：①、8选1数据选择器，选择控制端（地址端）为A2～A0，按二进制译码，从8个输abcdgfe8入数据D0～D7中，选择一个需要的数据送到输出端Q。②使能端S＝1时，无选择，输出Q＝0，Q＝1，多路开关被禁止。③使能端S＝0时，正常工作，根据A2、A1、A0编码的选择D0～D7中的一个通道的数据输送到输出端Q。四、实验内容及步骤1、3线－8线译码器（反码输出）74LS138功能测试。表（一）2、4线－7段译码/驱动器CD4511功能测试。表（二）3、8线－3线优先编码器74LS148功能测试。表（三）4、八选一数据选择器74LS151。表（四）表（一）表（二）使能输入逻辑输入74LS138输出OE1OE2AOE2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××××1×××0×××××100000100001100010100011100100100101100110100111CD4511BCD8421码显示字型DCBA0000000000100100100010101100111100010011010101111001101111011119表（三）表（四）五、预习要求1、熟悉本实验所用的集成电路。2、根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，功能端74LS148数据输入数据输出逻辑输出E101234567A2A1A0GSE01××××××××111110111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×0111111001111111输入输出SA2A1A0Q1×××0000000100100011010001010110011110说明实验结论。实验五、触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能。2、掌握集成触发器的逻辑功能及使用方法。3、熟悉触发器之间相互转换的方法。。二、实验设备及器件1、逻辑实验箱2、万用表3、与非门74LS00、J、K触发器74LS112、D触发器74LS74三、集成电路外引线图四、实验内容及步骤1、测试基本RS触发器的逻辑功能*QSRQ按下图连线，输入端R、S接逻辑开关的输出插口，输出端Q、Q接逻辑电平显示输入插口，按表5－1要求测试，记录之。表5-1RSQQ11→00→11→010→100112、测试JK触发器的逻辑功能*QJQKQ按表5－2的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。3、测试双D触发器74LS74的逻辑功能*QD按表5－3要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿，记录之。4、触发器之间的相互转换*QTQTQ分别用将JK触发器组成T、D触发器组成T’触发器。画出原理图，按表5－4要求进行测试，记录之。五、预习要求1、熟悉本实验所用的集成电路。2、根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，表5-2输入输出SDRDCPJK*Q*Q01×××10×××00×××11↓0011↓1011↓0111↓1111↑××表5－3输入输出SDRDCPD*Q*Q01××10××00××11↑111↑011↓×表5－4由JK触发器构成的T触发器由D触发器构成的T触发器输入输出输入输出CPT*Q*QCP*Q*Q↓0↑↓0↑↓1↑↓1↑12说明实验结论。实验六、计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备及器件1、逻辑实验箱2、74LS74×274LS192三、集成电路外引线图LD—置数端CPU—加计数端CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端CR—清除端四、实验内容及步骤1、用D触发器构成异步二进制加发计数器图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。所有的RD连在一起，接一个开关，所有的SD连在一起，接一个开关，Q接发光二级管，CP0连接单词脉冲源，完成表6-1。图6－1四位二进制异步加法计数器思考如何将图9－1稍加改动，构成了一个4位二进制减法计数器。13表6-1CP0Q0Q1Q2Q3CP0Q0Q1Q2Q3脉冲1脉冲92103114125136147158162、中规模十进制计数器74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。连线：LD、CR、D0、D1、D2、D3分别各接一个开关，CO、BO、Q0、Q1、Q2、Q3分别各接一个发光二极管，CPU、CPD根据表-2分别接单词脉冲源，完成表-2。表6－2输入输出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××00××101001↑1××××011↑××××