3.3显示译码器

三、显示译码器二-十进制数码显示译码器数码显示器在数字逻辑系统中，常常要把测量数据和运算结果用十进制数显示出来，这就要用显示译码器，将BCD代码译成能够用显示器件显示出的十进制数。常用的显示器件：半导体数码管；液晶数码管；荧光数码管。四、显示译码器半导体数码管（或称LED数码管）是常用的显示器件，其基本单元是发光PN结，目前较多采用磷砷化镓做成的PN结，封装成为发光二极管。当外加正向电压时，就能发出清晰的光线。发光二极管的工作电压为1.5～3V,由于工作电流为几毫安到十几毫安比较小,故实际电路应串接适当的限流电阻。多个PN结可以分段封装成半导体数码管，每段为一发光二极管，其字形结构如图（b）所示。选择不同字段发光，可显示出不同的字形。七段数码显示器的两种结构形式：abcdefg（1）共阴结构abcdefg111与“1”电平驱动(输出高电平有效）的显示译码器配合使用；（2）共阳结构000abcdefgVCC与“0”电平驱动（输出低电平有效）的显示译码器配合使用。1、七段数码显示器fadge09abcdefg0123456789bc0110000110110111111101111001011001111100111111111七段数码显示器显示数字的情况：101101100111111110000共阴数码管2、集成显示译码器74HC4511（BCD七段显示译码器）0DDDV1234567816151413121110974HC4511fLT1D2DSSV3DgabcdeLEBL输出：接数码显示器输入输入（1）外引线排列图控制端（2）逻辑符号74HC4511cbadefgLTBL0D1D2D3DLE集成显示译码器CC145474线–7段译码器/驱动器CC14547的逻辑功能示意图CC14547BIDCBABIYgYfYeYdYcYbYa消隐控制端，低电平有效。8421码输入端译码驱动输出端，高电平有效。继续4线-7段译码器/驱动器CC14547真值表消隐000000001111消隐000000001111消隐000000010111消隐000000000111消隐000000011011消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐0000000××××0YgYfYeYdYcYbYaABCDBI数字显示输出输入4线-7段译码器/驱动器CC14547的逻辑功能示意图CC14547BIDCBABIYgYfYeYdYcYbYa0000000××××0消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允许数码显示伪码相应端口输出有效电平1，使显示相应数字。输入BCD码agfbc禁止数码显示继续集成显示译码器74LS48灯测试输入灭零输入灭灯输入／灭零输出RI为0时，使Ya--Yg=0，全灭RBI为0且A3～A0＝0时，使Ya-Yg=0，全灭控制端74LS48输入数据输出为0时，使Ya--Yg=1,亮“8”：工作正常LT控制端：测试端LTRI：灭灯输入RBI：灭零输入端：灭零输出端RBO控制端功能电源＋5VRI/RBO74LS48GNDVcc地A3A2A1A0YaYbYdYfYeYgYcLTRBIRBO，当RBI＝0且A3～A0＝0时，=0;否则＝1RBORBO继续灭零输出接相邻位(靠中间)的灭零输入RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示RBI为0且A3～A0＝0时，使Ya-Yg=0，全灭。RBO，当RBI＝0且A3～A0＝0时，=0；否则＝1RBORBOLS487RBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBO0056799000“1”“1”继续显示译码器74LS48与数码管的连接＋5Vabcdefg74LS48GNDVcc电源＋5VA3A2A1A0YaYbYdYfYeYgYcLTRIRBI输入信号BCD码继续74HC1387Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2A用2片74HC138级联扩展成4线-16线译码器。4-16线译码器15Y0Y3E2E1E0A1A2A3A…………………①输出的问题：②输入的问题：译码器的应用－－1.级联(扩展)74HC138(1)7Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2A①输出的问题：②输入的问题：74HC138(2)7Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2A7Y2Y1Y0Y3Y4Y5Y6Y15Y10Y9Y8Y11Y12Y13Y14Y低位高位A3A2A1A0芯片工作情况00000111…………10001111…………138(1)译码138(2)禁止138(1)禁止138(2)译码A0A1A2A31连完之后可再检查确认原理：二进制译码器输出能提供输入变量的全部最小项的反函数输出信号：iimY•任何组合逻辑函数都可以表示成为最小项之和的标准形式。译码器与非门mi组合逻辑函数译码器的应用－－2.用译码器实现组合逻辑函数设计步骤：(ⅰ)选择集成二进制译码器。待设计的逻辑函数的变量数目译码器输入代码的位数(ⅱ)将逻辑函数变换成标准的与非表达式。(ⅲ)确定输入变量与译码器输入端的对应关系，画连线图。则用译码器和与非门可以实现任意的m（mn）变量组合逻辑函数。如果译码器的输入代码位数为n，74HC1387Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2A试用3-8线译码器74HC138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：CBABCACAZ1CBABCZ2CBABAZ3ABCCBCBAZ4（1）先将逻辑函数化为最小项之和的标准与或式；CBABCACBACABZ1CBABCAABCZ2CBACBABCAZ3ABCCBACBACBAZ46543mmmm731mmm532mmm7420mmmm例：（1）先将逻辑函数化为最小项之和的标准与或式；CBABCACBACABZ1CBABCAABCZ2CBACBABCAZ3ABCCBACBACBAZ46543mmmm731mmm532mmm7420mmmm（2）将逻辑函数化为标准的与非-与非表达式：65431mmmmZ6543mmmm7312mmmZ731mmm5323mmmZ532mmm74204mmmmZ7420mmmm（2）将逻辑函数化为标准的与非-与非表达式：65431mmmmZ6543mmmm7312mmmZ731mmm5323mmmZ532mmm74204mmmmZ7420mmmm（3）确定函数输入变量与译码器输入端的对应关系，画连线图74HC1387Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2AABC1&&&2Z1Z3Z4Z&（3）确定函数输入变量与译码器输入端的对应关系，画连线图74HC1387Y2Y1Y0Y3Y4Y5Y6Y3E2E1E0A1A2AABC1&&&2Z1Z3Z4Z&由于有A、B、C三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器[练]试用译码器和门电路实现逻辑函数CCABCBAY选用3线-8线译码器74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准最小项之或的形式76531mmmmmABCCABCBABCACBACCABCBAY(3)根据译码器的输出有效电平确定需用的门电路继续ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)画连线图Y&CT74LS138输出低电平有效，iimY，i=0~7因此，将Y函数式变换为76531mmmmmY7653YYYYY1采用5输入与非门，其输入取自Y1、Y3、Y5、Y6和Y7。自己看p103例3.3.3继续输出输入001100101010101010011100000001010011100101110111LFGABC真值表练：已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。结束