8基于DSP的FIR数字滤波器的设计

贵州大学硕士学位论文基于DSP的FIR数字滤波器的设计姓名：刘万松申请学位级别：硕士专业：微电子学与固体电子学指导教师：杨鲁平20080501基于DSP的FIR数字滤波器的设计作者：刘万松学位授予单位：贵州大学相似文献(10条)1.期刊论文王秀芳.邹树田.任伟键.刘继承.WANGXiu-fang.ZOUShu-tian.RENWei-jian.LIUJi-cheng多个低阶滤波器实现高阶递归数字滤波器的方法-大庆石油学院学报1999,23(3)研究一种实现高阶递归数字滤波器的方法,其特点是将高阶滤波器分解成一组并联的低阶滤波器,其设计步骤为:首先选择低阶滤波器的数量和阶数,然后给低阶滤波器分配极点,并将滤波器的传递函数分解成低阶滤波器的并联,最后综合每一个低阶滤波器.采用该方法设计的高阶数字滤波器与其它滤波器相比能够减少量化噪声,增大量化的允许偏差.2.学位论文熊承欢FIR数字滤波器的FPGA实现2003课题成功设计了FIR多相位滤波器和FIR插值滤波器两个数字滤波器,并用FPGA实现.该文将包括五大部分.第一部分介绍了数字滤波器原理,从理论上证明了FIR数字滤波器的线性相位特性以及多相位原理,并且提出了实现的若干结构.第二部分根据前面的FIR数字滤波器的理论提出了一个FIR数字滤波器的实现方案,并详细介绍了设计思路及电路结构.第三部分讲述了ASIC设计的流程以及现在发展较快的现场集成技术,着重介绍了FPGA芯片以及EDA工具.第四部分给出了FIR滤波器的MATLAB仿真结果以及FPGA实现结果.第五部分介绍了FIR插值滤波器的设计,以及仿真结果.3.会议论文徐泽晖.王忠基于Simulink的数字滤波器的仿真2004本文介绍数字滤波器的定义、分类及实现方法.讨论IIR滤波器、FIR滤波器的设计方法以及如何运用MAT-LAB中的DSPBlockest工具箱设计数字滤波器.4.期刊论文于镭.安妮用MATLAB设计IIR数字滤波器-中国教育技术装备2009(9)IIR数字滤波器的设计方法要借助于模拟滤波器的设计方法.主要研究模拟滤波器的逼近方法和模拟滤波器的数字仿真.利用模拟滤波器来设计数字滤波器,即从已知的模拟滤波器系统函数Ha(s)求数字滤波器的系统函数H(z).还研究用MATLAB来实现IIR滤波器的计算机辅助设计.5.学位论文李天望数字滤波器的设计及其VLSI实现1998该文的主要工作是数字滤波器的设计方法研究和低通波数字滤波器的单片集成.该文首先讨论了FIR滤波器的设计方法,对切比雪夫逼近法进行了详细的分析,并用C语言程序为实现.为了简化FIR滤波器的硬件设计,该文给出了以梳状滤波器为子滤波器的子滤波器抽头级联设计FIR滤波器的方法,我们采用一C语言程序来选择梳状滤波器的阶数,使原型滤波器的过渡带加宽,原型滤波器的设计因而得到简化,复合滤波器的硬件规模因此减小.在该文的这一部分,还讨论了FIR滤波器的有限字长效应,并对在此状态下引入的噪声进行了定量分析,从而给出了FIR滤波器的字长选对准则.为了改善IIR滤波器相位特性,传统的方法是通过级联全通滤波器来实现.该文给出了另一种更效的方法,首先设计一个满足要求的线性相位FIR滤波器,并将得到的单位冲激响应转换成状态方程的可控制标准型形式,然后通这状态方程变换,将FIR滤波器转换成低价的IIR滤波器,这样设计的IIR滤波器具有近似的线相位,文中给出了采用这种设计方法的C语言程序.对于IIR滤波器的有效字长效应,本文也进行了详细的讨论.波数字滤波器虽属于IIR滤波器,但它与其它的IIR滤波器具有完全不同的结构,该文详细讨论了从模拟电抗滤波波数字滤波器的转换方法,并给出了格型波数字滤波器的直接设计公式,利用这些公式,该文用C语言程序为完成格型波数字滤波器的自动设计.该文编写了一套C语言程序,可以用来设计各种类型的数字滤波器,如FIR数字滤波器、波数字滤波器.利用这套程序,给出了用于高精度过采样A/D变换器的低通滤波器的硬件设计.6.期刊论文成跃乐.李东兴.王文畅MATLAB6.1环境下IIR数字滤波器的设计-山东理工大学学报(自然科学版)2003,17(5)根据IIR(InfiniteImpulseResponse)数字滤波器的设计原理,提出了IIR数字滤波器的快速设计方法,并在MATLAB6.1环境下做出了实现快速设计IIR数字滤波器的设计系统.在该系统中,只需要将数字滤波器的技术性能指标根据指定的或是需要的设计方法(如双线性变换法或脉冲响应不变法等),转换为模拟滤波器的技术性能指标,根据指定的模拟滤波器设计出相应的数字滤波器.该系统中指定的模拟滤波器为巴特沃斯(Butterworth)滤波器和切比雪夫(Chebyshev)滤波器,该系统为快速、高效地设计IIR数字滤波器提供了一个可靠而有效的工作平台.7.期刊论文陈华敏.师学明三阶带通数字滤波器系统函数的快速求法及其理论模型试验-洛阳工业高等专科学校学报2004,14(1)在模拟滤波器设计的基础上,利用C语言快速实现了中心频率为50Hz,带宽为4Hz,通带内衰减不超过3dB,45H以下和55Hz以上为阻带,阻带内最小衰减为20dB的三阶窄数字滤波器以及系统的差分方程,并进行了仿真.理论模型的试算表明,设计方法是可行的,设计结果基本能达到要求.8.学位论文倪新永基于过采样技术的数字滤波器的设计与VLSI实现2009模数转换电路是模拟系统和数字系统的接口，由于利用数字系统处理模拟信号具有很多优越性，使模数转换器获得了很大的发展。但这些大部分是由模拟电路构成，随着集成电路的缩小和电源电压的降低又使模数转换器的设计变的困难。∑△技术的出现克服了这一矛盾，使A/D、D/A获得了空前的发展和应用，该技术是∑△调制与过采样相结合的一种技术，它以低成本实现了中低速率、高分辨率的A/D和D/A变换。本文从过采样codec芯片的数字抽取滤波器和数字插值滤波器入手，深入讨论了数字滤波器的设计理论及设计方法，重点研究了如何利用VLSI技术高效的实现所需抽取和插值倍数的问题。利用抽取技术对量化的模拟信号进行抽取以降低采样频率，抽取滤波器用于Sigma-DeltaA/D转换器中，具有较好的滤波能力，并可提高数据的精度。利用插值技术对数字信号进行插值以提高采样频率，插值滤波器用于Sigma-DeltaD/A转换器中，使信号通过数字调制器提高信噪比。根据以上想法，论文分别设计了一个抽取滤波器组和一个插值滤波器组，并编写抽取滤波器和插值滤波器行为级的Verilog代码，对代码进行功能仿真、综合、布局布线、时序分析、后仿真，最后提交版图文件形成音频IP核，并完成了芯片测试，以验证最后的设计基本上达到了要求。9.期刊论文侯正信.王兆华.杨喜全相位DFT数字滤波器的设计与实现-电子学报2003,31(4)本文提出了全相位数据空间的概念,并基于DFT/IDFT滤波导出了一种新型的零相位滤波器--全相位DFT(APDFT)数字滤波器.本文给出了它的脉冲响应与相应的DFT滤波响应向量之间的正、反变换公式,证明了这种滤波器的一些重要性质.APDFT方法兼有窗函数法和频率采样法的优点,是一种设计FIR滤波器的新方法.理论分析和模拟实验证实,其总体性能优于传统方法.APDFT数字滤波器除可用通常的卷积结构实现外,也可用一种直接频域网络实现.本文给出了这种网络结构及其简化算法.这种网络具有实时自设计功能.它可以构成时变系统用于滤波器传递函数实时可变的场合,可以方便地集成为一个长度和频响均可编程的通用零相位数字滤波器,而且还可用于实现严格互补子带滤波.10.学位论文丁晓燕16-bit100KspsSigma-Delta模数转换中数字滤波器的设计2009本文的内容是Sigma-Delta模数转换器中的数字滤波器的研究与设计。近些年音视频已经进入了数字时代，CD、DVD、MP3等大量数字电子设备进入市场，成为消费电子的热点。同时随着超大规模集成电路技术的发展，在单片电路上集成复杂的数字信号处理能力已经成为可能，因此研究音频系统中的模数转换芯片具有很大的现实意义。Sigma-Delta模数转换器是一种低速、高精度的过采样模数转换器，主要应用于音频和部分视频频段的信号处理，非常适合用来实现数字通信系统和信号处理系统中的模拟接口部件。这类模数转换器可充分利用现代VLSI（Very-large-scaleintegration）的高速、高集成度的优点，同时避免了元器件失配对A/D转换器精度的限制，已成为实现高精度模数转换主要技术。Sigma-Delta模数转换器中，虽然模拟调制器部分决定了模数转换器的设计精度以及转换速率，但数字滤波器很大程度上决定了模数或数模转换器的速率、功耗和面积。本文对数字低通滤波器的原理和设计技术进行了研究，就如何优化电路结构、提高电路性能作了具体分析。采用各种技术以节省硬件开销和降低功耗，如采用了多相位结构、结构复用、分时复用等设计方法：采用非递归型CIC（cascaded-integrated-comb）滤波器用以逐级降低时钟，在已有技术的基础上，利用半带滤波器的冲激响应的对称性，改善了滤波器的速率、功耗等性能达到减低功耗的作用；提出了一种采用CSD（CanonicSigned-Digit）码表示量化后的系数，实现移位相加（或减）的方法来实现滤波器中的乘法功能。本文在针对滤波器的特点，在模拟电路三阶调制器的基础之上，实现128倍过采样、16bit信噪比98db的Sigma-Delta模数转换数字滤波器。该滤波器由一个32倍抽取级联积分梳状（CIC）滤波器和两个窄带有限冲击响应半带滤波器级联而成．整个系统设计经过Matlab系统仿真、VerilogHDLRTL级代码编写、ModelsimSERTL级代码前仿真和门级代码后仿真、SynopsysDesignCompiler综合、SOCEncounter。布局布线，并通过FPGA（FieldProgrammableGateArray）开发板验证。本滤波器可以作为ASIC（ApplicationSpecificIntergratedCircuits）库的标准单元模块反复使用；设计采用0．35μm标准CMOS工艺，布局布线后的芯片面积2．5×2．5m㎡，信噪比达到98．0378db。本文链接：下载时间：2010年5月24日