全减器

第4章组合逻辑电路第4章组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3常用MSI组合逻辑器件及应用4.4组合逻辑电路中的竞争与冒险第4章组合逻辑电路4.1组合逻辑电路的分析所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。分析过程一般按下列步骤进行：①根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。②根据输出函数表达式列出真值表。③用文字概括出电路的逻辑功能。第4章组合逻辑电路【例4-1】分析图4-2所示组合逻辑电路的逻辑功能。解：根据给出的逻辑图，逐级推导出输出端的逻辑函数表达式：ACBCABACBCABPPPFACPBCPABP321321,,第4章组合逻辑电路&&&&P2P1P3FABC图4-2第4章组合逻辑电路表4-1例4-1真值表ABCF00000101001110010111011100010111由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为1，则输出函数F为1，否则为0，它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。第4章组合逻辑电路【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。图4-3例4-2(a)一位全加器；(b)一位全加器符号＝1&≥11AiBiCiSiCi+1(a)全加器SiCi+1AiBiCi(b)＝1第4章组合逻辑电路解：①写出函数表达式。iiiiiiiiiiBACBACCBAS)(1②列真值表。AiBiCiCi+1Si0000010100111001011101110001011001101011表4-2例4-2真值表第4章组合逻辑电路③分析功能。由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时，输出Si=1，而当三个变量中有两个或两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能，这种电路称为一位全加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数，Ci为低位向本位的进位，Si为本位和，Ci+1是本位向高位的进位。一位全加器的符号如图4-3(b)所示。如果不考虑低位来的进位，即Ci=0，则这样的电路称为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示。第4章组合逻辑电路表4-3半加器真值表AiBiCi+1Si0001101100010110图4-4半加器&AiBiSiCi+1＝1第4章组合逻辑电路4.2组合逻辑电路的设计工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。这样的电路称“最小化”电路。②满足速度要求，应使级数尽量少，以减少门电路的延迟。③功耗小，工作稳定可靠。第4章组合逻辑电路上述“最佳化”是从满足工程实际需要提出的。显然，“最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最佳电路。组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。虽然采用中、大规模集成电路设计时，其最佳含义及设计方法都有所不同，但采用传统的设计方法仍是数字电路设计的基础。因此下面先介绍采用设计的实例。第4章组合逻辑电路组合逻辑电路的设计一般可按以下步骤进行：①逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。②选择器件类型。根据命题的要求和器件的功能及其资源情况决定采用哪种器件。例如，当选用MSI组合逻辑器件设计电路时，对于多输出函数来说，通常选用译码器实现电路较方便，而对单输出函数来说，则选用数据选择器实现电路较方便。③根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。④根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。第4章组合逻辑电路【例4-3】设计一个一位全减器。①列真值表。全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位Cn+1，其框图如图4-5(a)所示。表4-4全减器真值表AnBnCnCn+1Dn0000010100111001011101110011111001000011第4章组合逻辑电路图4-5全减器框图及K图(a)框图;(b)Cn+1；(c)Dn全减器DnCn+1AnBnCn(a)0AnBnCn0001111001(b)10011100AnBnCn0001111001(c)1011010第4章组合逻辑电路②选器件。选用非门、异或门、与或非门三种器件。③写逻辑函数式。首先画出Cn+1和Dn的K图如图4-5(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出函数化为最简当用与或非门实现电路时，利用圈0方法求出相应的与或非式为第4章组合逻辑电路nnnnnnnnnnnnnnnnnnnnBACACBCCBACBACBACBAD1当用异或门实现电路时，写出相应的函数式为nnnnnnnnnnnnnnnnnnnnnnnCBCBACBCBACBCBACBACCBAD)()(1其中为Dn和Cn+1的公共项。)(nnCB第4章组合逻辑电路④画出逻辑电路。图4–6全减器逻辑图Cn1&≥1&≥111BnAnDnCn+1(a)＝11＝1Dn&&&Cn+1CnBnAn(b)第4章组合逻辑电路【例4-4】用门电路设计一个将8421BCD码转换为余3码的变换电路。解：①分析题意，列真值表。该电路输入为8421BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如图4-7(a)所示。根据两种BCD码的编码关系，列出真值表，如表4-5所示。由于8421BCD码不会出现1010~1111这六种状态，因此把它视为无关项。第4章组合逻辑电路②选择器件，写出输出函数表达式。题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图4-7(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为DEDCDCCDDCEDCBDCBDCBDBCBDCBEBDBCABDBCAE0123)()()(第4章组合逻辑电路图4–7例4-4框图及K图码制变换电路ABDCE3E2E1E0(a)ABCD000111100001×111×11101×1×××E3ABCD0001111000011×11×11110×1×××E21ABCD0001111000011×1×111101××××E11ABCD0001111000011×1×1110×11×××E0(b)第4章组合逻辑电路③画逻辑电路。该电路采用了三种门电路，速度较快，逻辑图如图4-8所示。表4–5例4-4真值表ABCDE3E2E1E000000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100××××××××××××××××××××××××第4章组合逻辑电路图4–88421BCD码转换为余3码的电路1&≥11&&＝1＝1E3E2E1E0ABCD第4章组合逻辑电路4.3常用MSI组合逻辑器件及应用4.3.1用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有二进制编码器、二—十进制编码器、优先编码器之分。第4章组合逻辑电路1.二进制编码器用n位二进制代码对N=2n个一般信号进行编码的电路，叫做二进制编码器。例如n=3，可以对8个一般信号进行编码。这种编码器有一个特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束(互相排斥)的变量。现以三位二进制编码器为例，分析编码器的工作原理。图4-9是三位二进制编码器的框图，它的输入是I0~I78个高电平信号，输出是三位二进制代码F2、F1、F0。为此，又把它叫做8线—3线编码器。输出与输入的对应关系如表4-6所示。第4章组合逻辑电路图4–9三位二进制8线—3线编码器框图8线－3线编码器I0F2F1F0I1I2I3I4I5I6I7第4章组合逻辑电路表4–6三位二进制编码器的真值表输入输出I0I1I2I3I4I5I6I7F2F1F010000000010000000010000000010000000010000000001000000001000001010011100101110111第4章组合逻辑电路由表4-6可得出编码器的输出函数为因为任何时刻I0~I7当中仅有一个取值为1，利用这个约束条件将上式化简，得到753107632176542IIIIFIIIIFIIIIF第4章组合逻辑电路图4–10三位二进制编码器≥1≥1≥1F2F1F0I7I6I5I4I3I2I1第4章组合逻辑电路2.二—十进制(BCD)将十进制数0、1、2、3、4、5、6、7、8、9等10个信号编成二进制代码的电路叫做二—十进制编码器。它的输入是代表0~9这10个数符的状态信号，有效信号为1(即某信号为1时，则表示要对它进行编码)，输出是相应的BCD码，因此也称10线—4线编码器。它和二进制编码器特点一样，任何时刻只允许输入一个有效信号。例如，要实现一个十进制8421BCD编码器，因输入变量相互排斥，可直接列出编码表如表4-7所示。将表中各位输出码为1的相应输入变量相加，便可得出编码器的各输出表达式：第4章组合逻辑电路975319753176327632765476549898YYYYYYYYYYAYYYYYYYYBYYYYYYYYCYYYYD第4章组合逻辑电路表4–78421BCD码编码表第4章组合逻辑电路图4-118421BCD码编码器&&&111111111ABCY1Y2Y3Y4Y5Y6Y7Y8Y9&D第4章组合逻辑电路3.优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的MSI优先编码器有10线—4线(如74LS147)、8线—3线(如74LS148)。74LS148二进制优先编码器的逻辑符号如图4-12所示。功能表如表4-8所示。第4章组合逻辑电路图4–1274LS148逻辑符号74LS148E176543210CSCBAE0第4章组合逻辑电路表4–874LS148的功能表第4章组合逻辑电路图4-12中，小圆圈表示低电平有效，各引出端功能如下：7~0为状态信号输入端，低电平有效，7的优先级别最高，0的级别最低；C、B、A为代码(反码)输出端，C为最高位；E1为使能(允许)输入端，低电平有效；当E1=0时，电路允许编码；当E1=1时，电路禁止编码，输出C、B、A均为高电平；E0和CS为使能输出端和优先标志输出端，主要用于级联和扩展。第4章组合逻辑电路从功能表可以看出，当E1=1时，表示电路禁止编码，即无论7~0中有无有效信号，输出C、B、A