电子技术基础(数字部分)总复习

1河北工程大学信电学院数字电子技术2017-10-2312河北工程大学信电学院数字电子技术2017-10-232一、不同进制的计算及转换1、二进制（Binary）--逢二进一数码：0，1位权：i2（1）二-十转换：将二进制数按位权展开后相加2)11.101(21012212121202110)75.5(25.05.014（2）十-二转换：整数的转换--连除法除基数得余数作系数从低位到高位数字逻辑基础3河北工程大学信电学院数字电子技术2017-10-2332、十六进制(Hexadecimal)--逢十六进一数码：0~9,A(10),B(11),C(12),D(13),E(14),F(15)位权：i16（1）二-十六转换：每4位二进制数相当一位16进制数（2）十六-二转换：每位16进制数换为相应的4位二进制数)()100.011011011(1622.6B10000216)()6C.AF8(00011111.0101001101104河北工程大学信电学院数字电子技术2017-10-2343、8421BCD码=（01111000111B=71D0001）8421BCD5河北工程大学信电学院数字电子技术2017-10-235三、逻辑代数v加运算:0+0=0，0+1=1，1+0=1，1+1=1v乘运算:0•0=00•1=01•0=01•1=1v非运算:0,,1,00AAAAAAAA1,,11,0AAAAAAAA1001AA1、基本定律6河北工程大学信电学院数字电子技术2017-10-2362、常用化简公式(1)A+AB=AA(A+B)=A(2)(3)BABAA(4)CAABBCCAAB(5)德•摩根(De•Morgan)定理：BABABABA7河北工程大学信电学院数字电子技术2017-10-2373、逻辑函数的化简形式BCCAABY最简与或式CAAB最简与非-与非式核心①乘积项（与项）的个数最少；②变量的个数最少。标准与或式，标准与非-与非式如何变换呢？8河北工程大学信电学院数字电子技术2017-10-2384、卡诺图化简法（1）卡诺图的引出卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，所得到的图形叫n变量的卡诺图。逻辑相邻：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。如最小项m6=ABC、与m7=ABC在逻辑上相邻m7m69河北工程大学信电学院数字电子技术2017-10-239（2）化简的步骤a、将逻辑函数写成最小项表达式。b、按最小项表达式填卡诺图，凡式中包含的最小项，其对应方格填1，其余方格填0。c、合并最小项，即将循环相邻的1方格圈成一组（包围圈），每一组含2n个方格（最小项），对应每个包围圈写出一个新的乘积项。d、将所有包围圈对应乘积项相加。10河北工程大学信电学院数字电子技术2017-10-2310利用图形法化简函数[例]mF)15,14,11,10,8,4,3,2,1,0([解](1)画函数的卡诺图ABCD00011110000111101111111111(2)合并最小项：画包围圈(3)写出最简与或表达式DBDCAACBAY11河北工程大学信电学院数字电子技术2017-10-2311数字系统组合逻辑电路：时序逻辑电路：无记忆功能，仅由门电路构成有记忆功能，构成基本单元是触发器分析设计由门电路构成由集成组件构成用门电路实现用集成组件实现分析设计由触发器构成由集成组件构成用触发器实现用集成组件实现12河北工程大学信电学院数字电子技术组合逻辑电路任一时刻的稳定输出仅决定于该时刻的输入，叫组合逻辑电路，简称组合电路。组合逻辑电路....XL组合逻辑电路的一般框图Li=f(X1,X2,…,Xn)(i=1,2,…,m)结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元，仅由门电路构成13河北工程大学信电学院数字电子技术2017-10-2313实现基本逻辑运算和常用复合逻辑运算的单元电路与或非与非或非异或同或与门或门非门与非门或非门异或门同或门作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门(电子开关)满足条件时，电路允许信号通过开关接通。开门状态：封锁状态：条件不满足时，信号通不过开关断开。1、门电路的概念一、基本单元----门电路14河北工程大学信电学院数字电子技术2017-10-2314基本逻辑关系小结与&ABYABY≥1或非1YAY=ABY=A+B与非&ABY或非ABY≥1异或=1ABYY=ABAYABYBAYY=AB+AB15河北工程大学信电学院数字电子技术2017-10-23152、TTL与非门的输入负载特性（1）Ron—开门电阻（2.5kΩ）保证TTL与非门导通，输出为标准低电平时，所允许的Ri的最小值。即：，输入为高电平)(~k5.2i悬空R（2）Roff—关门电阻（0.8k）即：当Ri为0.8k以下电阻时,输入端相当于低电平。保证TTL与非门关闭，输出为标准高电平时，所允许的Ri的最大值。&A1Y16河北工程大学信电学院数字电子技术2017-10-2316[练习]写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A1Y100100k=1A&A1Y100100k=1=117河北工程大学信电学院数字电子技术2017-10-2317（1）OC门－－－TTLYAB&+VCCRCOC门必须外接负载电阻和电源才能正常工作。AB4、三种特殊的门电路特点：OC门可以实现“线与”功能。逻辑符号18河北工程大学信电学院数字电子技术2017-10-2318（2）OD门－－－CMOSYAB&+VDDRDOD门必须外接负载电阻和电源才能正常工作。AB特点：OD门可以实现“线与”功能。逻辑符号19河北工程大学信电学院数字电子技术2017-10-2319（3）三态门逻辑符号ABCS&LEN高电平使能高阻状态与非逻辑ZLABLCS=0____CS=120河北工程大学信电学院数字电子技术CMOS电压传输特性和电流传输特性)v(fvIO电压传输特性21河北工程大学信电学院数字电子技术2017-10-2321多余输入端的处理措施集成逻辑门电路在使用时，一般不让多余输入端悬空，以防止干扰信号的引入。对多余输入端的处理以不改变电路的工作状态（逻辑关系）及稳定可靠为原则。对于与非门，一般可将多余输入端通过上拉电阻（1~3KΩ）接电源正极，或者与其他输入端并联。对于或非门，一般可将多余输入端通过一限流电阻（100Ω）接地，或者与其他输入端并联。22河北工程大学信电学院数字电子技术2017-10-2322二、组合逻辑电路的分析分析步骤：2.用逻辑代数或卡诺图对逻辑函数进行化简。3.列出输入输出状态表(真值表)并得出结论。电路结构输入输出之间的逻辑关系1.由给定的逻辑图逐级写出逻辑关系表达式。23河北工程大学信电学院数字电子技术2017-10-2323把二进制码按一定的规律编排（如8421码、格雷码等），使每组代码具有一特定的含义（代表某个数或控制信号）称编码。1、编码器实现编码操作的电路称为编码器。如：8421BCD码中，用1000表示数字8如BCD编码器：将10个编码输入信号分别编成10个4位码输出。编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。三、常用组合逻辑功能器件24河北工程大学信电学院数字电子技术2017-10-2324二进制编码器二—十进制编码器分类：普通编码器优先编码器2n→n10→4或普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。25河北工程大学信电学院数字电子技术2017-10-2325优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7I0编码表输入输出I7I6I5I4I3I2I1I0Y2Y1Y01111011100011010001100000010110000010100000001001000000010003位二进制优先编码器26河北工程大学信电学院数字电子技术2017-10-2326优先顺序：I7I0编码表输入输出I7I6I5I4I3I2I1I0Y2Y1Y0111101110001101000110000001011000001010000000100100000001000若输出低电平有效呢？00000101001110010111011127河北工程大学信电学院数字电子技术2、译码器译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。译码器：具有译码功能的逻辑电路称为译码器。例如：二进制译码器(BinaryDecoder)输入n位二进制代码A0Y0A1An-1Y1Ym-1二进制译码器……输出m个信号m=2n28河北工程大学信电学院数字电子技术74HC138(74LS138)集成译码器A0A1A21E2EE37YGNDVCC1Y2Y3Y4Y5Y6Y0Y12345678910111213141516引脚图逻辑图74HC138Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0A1A229河北工程大学信电学院数字电子技术290120AAAY0121AAAY0122AAAY0123AAAY0124AAAY0125AAAY0126AAAY0127AAAY0m1m2m3m4m5m6m译码器输出：地址变量全部最小项。逻辑函数可表示为最小项之和。7m30河北工程大学信电学院数字电子技术3、数据分配器和数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。将1路输入数据，根据需要分别传送到m个输出端，称为数据分配器器。其中：n位地址码对应m=2n个输出端其中：n位地址码对应2n个输入数据31河北工程大学信电学院数字电子技术2017-10-233174LS151集成8选1数据选择器引脚排列图功能示意图选通控制端—SVCC地1324567816151413121110974LS151D4D5D6D7ABCD3D2D1D0YYS74151D7CD0ABSYY……禁止使能A2A0—地址端D7D0—数据输入端数据输出端—、YY，选择器被禁止时当1S），选择器被选中（使能时当0S10YY32河北工程大学信电学院数字电子技术4、加法器（1）半加器两个1位二进制数相加不考虑低位进位。（2）全加器两个1位二进制数相加，考虑低位进位，并根据求和结果给出该位的进位信号（3）算数逻辑运算单元（ALU）可完成算数运算、逻辑运算、码组变换功能33河北工程大学信电学院数字电子技术2017-10-2333任务要求最简单的逻辑电路设计步骤：（1）逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；（2）根据逻辑描述列出真值表；（3）由真值表写出逻辑表达式;（5）画出逻辑图。（4）根据器件的类型,简化和变换逻辑表达式四、组合逻辑电路的设计34河北工程大学信电学院数字电子技术2017-10-2334(1)根据n=k-1确定数据选择器的规模和型号(n—选择器地址码，k—函数的变量个数)(2)写出函数的标准与或式和选择器输出信号表达式(3)对照比较确定选择器各个输入变量的表达式(4)根据采用的数据选择器和求出的表达式画出连线图a、将使器件处于使能状态b、地址信号A、B、C作为函数的输入变量c、处理数据输入D0~D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。1、用数据选择器实现组合逻辑函数35河北工程大学信电学院数字电子技术2017-10-2335