您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > 电子技术基础数字部分第五版康光华主编第1-6章章节详细习题答案
第一章习题答案1.1.4一周期性信号的波形如图题1.1.4所示,试计算:(1)周期;(2)频率;(3)占空比0121112(ms)图题1.1.4解:周期T=10ms频率f=1/T=100Hz占空比q=tw/T×100%=1ms/10ms×100%=10%1.2.2将下列十进制数转换为二进制数、八进制数和十六进制数,要求误差不大于2-4:(1)43(2)127(3)254.25(4)2.718解:1.转换为二进制数:(1)将十进制数43转换为二进制数,采用“短除法”,其过程如下:243………………………余1……b0221………………………余1……b121………………………余1……b522………………………余0……b425………………………余1……b3210………………………余0……b20高位低位从高位到低位写出二进制数,可得(43)D=(101011)B(2)将十进制数127转换为二进制数,除可用“短除法”外,还可用“拆分比较法”较为简单:因为27=128,因此(127)D=128-1=27-1=(10000000)B-1=(1111111)B(3)将十进制数254.25转换为二进制数,整数部分(254)D=256-2=28-2=(100000000)B-2=(11111110)B小数部分(0.25)D=(0.01)B(254.25)D=(11111110.01)B(4)将十进制数2.718转换为二进制数整数部分(2)D=(10)B小数部分(0.718)D=(0.1011)B演算过程如下:0.718×2=1.436……1……b-10.436×2=0.872……0……b-20.872×2=1.744……1……b-30.744×2=1.488……1……b-40.488×2=0.976……0……b-50.976×2=1.952……1……b-6高位低位要求转换误差小于2-4,只要保留小数点后4位即可,这里算到6位是为了方便转换为8进制数。2.转换为八进制数和十六进制数(1)(43)D=(101011)B=(53)O=(2B)H(2)(127)D=(1111111)B=(177)O=(7F)H(3)(254.25)D=(11111110.01)B=(376.2)O=(FE.4)H(4)(2.718)D=(10.101101)B=(2.55)O=(2.B)H1.2.6将下列十六进制数转换为十进制数:(1)(103.2)H;(2)(A45D.0BC)H解:(1)(103.2)H=1×162+3×160+2×16-1=(259.125103.2)D(2)(A45D.0BC)H=10×163+4×162+5×161+13×160+11×16-2+12×16-3=(42077.0459)D1.3.3试用8位二进制补码计算下列各式,并用十进制表示结果。(1)12+9(2)11-3(3)-29-25(4)-120+30解:(1)12+9=(12)补+(9)补=(00001100)B+(00001001)B=(00010101)B=21(2)11-3=(11)补+(-3)补=(00001011)B+(11111101)B=(00001000)B=8(3)-29-25=(-29)补+(-25)补=(11100011)B+(11100111)B=(11001010)B=-54(4)-120+30=(-120)补+(30)补=(10001000)B+(00011110)B=(10100110)B=-901.3.4试用8位二进制补码计算下列各式,判断有无溢出并说明原因:(1)-70h-20h(2)70h+95h解:(1)-70h-20h=(-70h)补+(-20h)补=(10010000)B+(11100000)B=(01110000)B+1110000010111000010010000进位被舍掉,8位结果为(01110000)B判断:次高位向最高位没有进位,而最高位向上有进位,因此有溢出。理解:因为-70h与-20h的和为-90h(-144),超出了8位二进制补码的表示范围(-128~+127),所以有溢出。从结果上看,两个负数相加,而得到的结果为正数,产生了溢出错误。(2)70h+20h=(70h)补+(20h)补=(01110000)B+(00100000)B=(10010000)B+001000001001000001110000判断:次高位向最高位有进位,而最高位向上没有进位,因此有溢出。理解:因为70h与20h的和为90h(144),超出了8位二进制补码的表示范围(-128~+127),所以有溢出。从结果上看,两个正数相加,而得到的结果为负数,产生了溢出错误。1.4.1将下列十进制数转换为8421BCD码:(1)43(2)127(3)254.25(4)2.718解:将每位十进制数用4位8421BCD码表示,并填入原数中相应的位置,即可得到其8421BCD码:(1)(43)D=(01000011)8421BCD(2)(127)D=(000100100111)BCD(3)(254.25)D=(001001010100.00100101)BCD(4)(2.718)D=(0100.011100011000)BCD1.6.1在图题1.6.1中,已知输入信号A、B的波形,画出各门电路输出L的波形。&ABL=ABLABLABL(a)(b)图题1.6.1第一章习题1.1.41.2.21.2.6(1)1.3.3(2)(3)1.4.11.6.1第二章习题答案2.1.1用真值表证明下列恒等式(2)(A+B)(A+C)=A+BC证明:列真值表如下:ABCA+BA+CBC(A+B)(A+C)A+BC0000000000101000010100000111111110011011101110111101101111111111根据真值表,(A+B)(A+C)和A+BC的真值表完全相同,因此等式(A+B)(A+C)=A+BC成立。2.1.3用逻辑代数定律证明下列等式:(3)()AABCACDCDEACDE证明:()AABCACDCDEAACDCDEACDCDEACDE2.1.4用代数法化简下列各式(4)()()()()()110ABABCABABABBCABAABCAABCAAABCBC2.1.5将下列各式转换成与或形式(2)()()()()ABCDCDADABCDCDADACADBCBDACCDADDACBCADBDCDDACBCD2.1.7画出实现下列逻辑表达式的逻辑电路图,限使用非门和二输入与非门。(1)L=AB+AC解:先将逻辑表达式化为与非-与非式:LABACABACABAC根据与非-与非表达式,画出逻辑图如下:&L&&ABC2.1.8已知逻辑函数表达式为LABAC,画出实现该式的逻辑电路图,限使用非门和二输入或非门。解:先将逻辑函数化为或非—或非表达式LABACABACABAC根据或非—或非表达式,画出逻辑图如下:≥1≥1≥1ABCL111另一种做法:用卡诺图化简变换为最简或与式A+BBCAL001011011011A+C110000()()()()LACABACABACAB根据或非—或非表达式,画出逻辑图如下:≥1≥1≥1ACBL112.2.1将下列函数展开为最小项表达式(1)()()(,,,,)29101315LACDBCDABCDABBCDABCDAABCDABCDABCDABCDABCDABCDABCDm(2)()LABC()()()(,,)023LABCABACABCCABBCABCABCABCABCABCABCABCm(,,,,)14567LLm2.2.3用卡诺图化简下列各式(1)ABCDABCDABADABC解:由逻辑表达式作卡诺图如下:0010110110110100CDABL1111000010001010ABACAD由卡诺图得到最简与或表达式如下:LABACAD(5)(,,,)(,,,,,,,,,)0125689101314LABCDm解:由逻辑表达式作卡诺图如下:0010110110110100CDABL1101101001011011CDCDBD由卡诺图得到最简与或表达式如下:(,,,)LABCDBDCDCD(7)(,,,)(,,,)(,,,,,)013141512391011LABCDmd解:由逻辑表达式作卡诺图如下:10010110110110100CDABL111╳1╳╳╳╳╳000000ABADAC由卡诺图得到最简与或表达式如下:(,,,)LABCDABACAD第三章作业答案3.1.2(2)求74LS门驱动74ALS系列门电路的扇出数解:首先分别求出拉电流工作时的扇出数NOH和灌电流工作时的扇出数NOL,两者中的最小值就是扇出数。从教材附录A可查得74LS系列门电路的输出电流参数为IOH=0.4mA,IOL=8mA,74ALS系列门电路的输入电流参数为IIH=0.02mA,IIL=0.1mA拉电流工作时的扇出数..0420002OHOHIHImANImA灌电流工作时的扇出数.88001OLOLILImANImA因此,74LS门驱动74ALS系列门电路的扇出数NO为20。3.1.4已知图题3.1.4所示各MOSFET管的∣VT∣=2V,忽略电阻上的压降,试确定其工作状态(导通或截止)。解:图(a)和(c)为N沟道场效应管,对于图(a),VGS=5VVT,因此管子导通对于图(c),VGS=0VVT,因此管子截止图(b)和(d)为P沟道场效应管,对于图(b),VGS=5V-5V=0VT,因此管子截止对于图(d),VGS=0V-5V=-5VVT,因此管子导通3.1.7写出图题3.1.7所示电路的输出逻辑表达式.解:LABBCDE3.1.12试分析图题3.1.12所示的CMOS电路,说明他们的逻辑功能。解:从图上看,这些电路都是三态门电路,分析这类电路要先分析使能端的工作情况,然后再分析逻辑功能。(a)当EN=0时,TP2和TN2均导通,由TP1和TN1组成的反相器正常工作,LA;当EN=1时,TP2和TN2均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态;因此该电路为低电平使能三态非门。(b)当EN=0时,或门的输出为A,TP2导通,由TP1和TN1组成的反相器正常工作,LA;当EN=1时,或门的输出为0,TP2和TN1均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态;因此该电路为低电平使能三态缓冲器。(c)当EN=1时,TN2导通,与非门的输出为A,由TP1和TN1组成的反相器正常工作,LA;当EN=0时,与非门的输出为1,TP1和TN2均截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态;因此该电路为高电平使能三态缓冲器。(d)当EN=0时,传输门导通,由TP1和TN1组成的反相器正常工作,LA;当EN=1时,传输门截止,此时无论输入端A为高电平还是低电平,输出端均为高阻态;因此该电路为低电平使能三态非门。3.1.14由CMOS传输门构成的电路如图题3.1.4所示,试列出其真值表,说明该电路的逻辑功能。解:当CS=1时,4个传输门均处于高阻状态,当CS=0时,传输门的状态由输入A和B决定,当A=B=0时,TG1和TG2导通,TG3和TG4截止,L=1。依次分析电路可得到真值表如下:CSABL1╳╳高阻态0001001001000110根据真值表可得到LAB,因此,该电路实现低电平使能的二输入或非逻辑功能。3.5.1试对图题3.5.1所示的逻辑门进行变换,使其可以用单一的或非门实现。解:≥1≥1≥1ACBLD≥1≥1&ACBLD≥1≥1&ACBLD3.6.1
本文标题:电子技术基础数字部分第五版康光华主编第1-6章章节详细习题答案
链接地址:https://www.777doc.com/doc-4658300 .html