计算机系统结构第5章存储系统-精选文档179页

计算机系统结构第五章存储系统5.1存储系统介绍存储系统指计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备（硬件）和算法（软件）所组成的系统。计算机系统中，一般使用具有层次结构的存储系统，主要可分为三个存储层面：高速缓冲存储器、主存储器和辅助存储器。高速缓冲存储器主要用于改善主存储器与中央处理器（CPU）的速度匹配问题，而辅助存储器则主要用于扩大计算机系统的存储空间。5.1.1存储系统的层次结构层次存储系统是指把各种不同存储容量、存取速度、访问方式和单位存储价格的存储器，按照一定的层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的存储体系，使计算机系统中使用到的各种程序和数据层次的分布到各个存储器中。辅助软硬件主存辅存图5-1主/辅存结构5.1.1存储系统的定义在一台计算机中，通常有多种存储器种类：主存储器、Cache、通用寄存器、缓冲存储器、磁盘存储器、磁带存储器、光盘存储器等材料工艺：ECL、TTL、MOS、磁表面、激光，SRAM，DRAM访问方式：随机访问、直接译码、先进先出、相联访问、块传送、文件组存储器的主要性能：速度、容量、价格速度用存储器的访问周期、读出时间、频带宽度等表示。容量用字节B、千字节KB、兆字节MB和千兆字节GB等单位表示。价格用单位容量的价格表示，例如：$C/bit。组成存储系统的关键：把速度、容量和价格不同的多个物理存储器组织成一个存储器，这个存储器的速度最快，存储容量最大，单位容量的价格最便宜。1.存储系统的定义两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个存储系统。这个存储系统对应用程序员是透明的，并且，从应用程序员看，它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等，单位容量的价格接近最便宜的那个存储器。虚拟存储器系统：对应用程序员透明（通过操作系统的存储管理系统调度）Cache存储系统：对系统程序员及以上均透明（全部用硬件调度）从外部看T≈min（T1，T2，…，Tn），用存储周期表示S＝max（S1，S2，…，Sn），用MB或GB表示C≈min（C1，C2，…，Cn），用每位的价格表示Ｍ1(T1,S1,C1)Ｍ2(T2,S2,C2)Ｍn(Tn,Sn,Cn)•由多个存储器构成的存储系统系统程序员看：速度接近Cache的速度，存储容量是主存的容量，每位价格接近主存储器。Cache存储系统Cache主存储器在一般计算机系统中，有两种存储系统：Cache存储系统：由Cache和主存储器构成主要目的：提高存储器速度应用程序员看：速度接近主存储器的速度，存储容量是虚拟地址空间，每位价格接近磁盘存储器。虚拟存储系统主存储器磁盘存储器虚拟存储系统：由主存储器和硬盘构成主要目的：扩大存储器容量2.存储系统的容量对存储系统进行编址的要求：提供尽可能大的地址空间能够随机访问方法有两种：只对系统中存储容量最大的那个存储器进行编址，其他存储器只在内部编址或不编址Cache存储系统另外设计一个容量很大的逻辑地址空间，把相关存储器都映射这个地址空间中虚拟存储系统3.存储系统的价格计算公式：当S2》S1时，C≈C2S2与S1不能相差太大（S，C，T）由两个存储器构成的存储系统M1（S1，C1，T1）M2（S2，C2，T2）CCSCSSS1122124.存储系统的速度表示方法：访问周期、存取周期、存储周期、存取时间等命中率定义：在M1存储器中访问到的概率其中：N1是对M1存储器的访问次数N2是对M2存储器的访问次数访问周期与命中率的关系：T＝HT1＋(1－H)T2当命中率H→1时，T→T1HNNN112存储系统的访问效率：访问效率主要与命中率和两级存储器的速度之比有关例3.1：假设T2＝５T１，在命中率H为0.9和0.99两种情况下，分别计算存储系统的访问效率。解：eTTTHTHTHHfHTTTT11111122121()()(,)当H＝0.9时，e1＝1／(0.9＋5(1－0.9))＝0.72当H＝0.99时，e2＝1／(0.99＋5(1－0.99))＝0.96提高存储系统速度的两条途径：一是提高命中率H，二是两个存储器的速度不要相差太大其中：第二条有时做不到(如虚拟存储器)，这时，只能依靠提高命中率例5.2：在虚拟存储系统中，两个存储器的速度相差特别悬殊，例如：T2＝105T１。如果要使访问效率到达e＝0.9，问需要有多高的命中率？解：0.9H＋90000(1-H)＝189999.1H＝89999计算得：H＝0.999998888877777…≈0.9999990911105.()HH5.采用预取技术提高命中率•方法：不命中时，把M2存储器中相邻多个单元组成的一个数据块取出来送入M1存储器中。计算公式：其中：H’是采用预取技术之后的命中率H是原来的命中率n为数据块大小与数据重复使用次数的乘积HHnn'1例5.3：在一个Cache存储系统中，T2＝5T1。当Cache的块大小为一个字时，命中率H＝0.8。假设数据的重复利用率为5，Cache块大小为４个字，Cache存储系统的命中率？并分别计算访问效率。99.0201208.012nnHH0.558.1/10.8))5(1(0.81e10.8H:Cache－＋／访问效率为：，块大小为一个字时当0.9604.1/10.99))5(1(0.991e20.99H:4Cache2－＋／访问效率为：，个字时块大小为当解：n＝4×5＝20，采用预取技术之后，命中率提高到：)2.........(....................4096140968.0)1.....(....................105)1(19.0mmHHH　例5.4：在一个虚拟存储系统中，T2＝105T１，原来的命中率只有0.8，如果访问磁盘存储器的数据块大小为4K字，并要求访问效率不低于0.9，计算数据在主存储器中的重复利用率至少为多少？解：假设数据在主存储器中的重复利用率为m，根据前面给出的关系，有如下方程组：解方程组：由方程(1)得到：0.9H+90000-90000H=1)3..(..............................1.8999989999:　解这个方程得H次。复利用率至少为数据在主存储器中的重44mm4096140968.01.8999989999:)2()3(得到代入　把2.01.8999940961.89999409689999mm82.179996.409m5.1.2存储系统的层次结构多个层次的存储器：第1层：RegisterFiles(寄存器堆)第2层：Buffers(Lookahead)(先行缓冲站)第3层：Cache(高速缓冲存储器)第4层：MainMemory(主存储器)第5层：OnlineStorage(联机存储器)第6层：Off-lineStorage(脱机存储器)用i表示层数，则有：工作周期Ti＜Ti+1，存储容量：Si＜Si+1，单位价格：Ci＞Ci+1第1层第2层第3层第4层第5层第6层CPU内部通用寄存器堆联机外部存储器（磁盘存储器等）脱机外部存储器（磁带，光盘存储器等）指令和数据缓冲栈Cache（静态随机存储器）SRAM）主存储器（动态随机存储器DRAM）存储容量越来越大每位的价格越来越便宜访问速度越来越快各级存储器的主要主要性能特性CPU与主存储器的速度差距越来越大目前相差两个数量级今后CPU与主存储器的速度差距会更大存储器层次通用寄存器缓冲栈Cache主存储器磁盘存储器脱机存储器存储周期10ns10ns10～60ns60～300ns10～30ms2～20min存储容量512B512B8KB～2MB32MB～1GB1GB～1TB5GB～10TB价格$C/KB1200803.20.360.010.0001访问方式直接译码先进先出相联访问随机访问块访问文件组材料工艺ECLECLSRAMDRAM磁表面磁、光等分配管理编译器分配硬件调度硬件调度操作系统系统/用户系统/用户带宽(MB/S)400～8000400～1200200～80080～16010～1000.2～0.65.1.3存储系统的频带平衡例5.5：Pentium4的指令执行速度为8GIPS，CPU取指令8GW/s，访问数据16GW/s，各种输入输出设备访问存储器1GW/s，三项相加，要求存储器的频带宽度不低于25GW/s。如果采用PC133内存，主存与CPU速度差188倍如果采用PC266内存，主存与CPU速度差94倍解决存储器频带平衡方法(1)多个存储器并行工作(2)设置各种缓冲存储器(3)采用存储系统5.1.4并行访问存储器方法：把m字w位的存储器改变成为m/n字n×w位的存储器逻辑实现：把地址码分成两个部分，一部分作为存储器的地址另一部分负责选择数据主要缺点：访问冲突大(1)取指令冲突(2)读操作数冲突(3)写数据冲突(4)读写冲突选择器选择器……选择器数据寄存器MBRMBR……………存储体（m字×w位）存储体（m/n字×nw位）地址寄存器MARMAR一般存储器并行访问存储器•并行访问存储器结构框图1.高位交叉访问存储器主要目的：扩大存储器容量实现方法：用地址码的高位部分区分存储体号参数计算方法:m：每个存储体的容量，n：总共的存储体个数，j：存储体的体内地址，j＝0，1，2，...，m-1k：存储体的体号，k＝0，1，2，...，n-1存储器的地址：A＝m×k＋j存储器的体内地址：Aj＝Amodm。存储器的体号：Ak＝Am5.1.5交叉访问存储器MBRMBRMBR0…00…0...0…0F…F存储体00...10...0...0…1F...F存储体1...F…F0...0...F…FF...F存储体n-1MARMARMAR…译码器（高位）存储器地址寄存器（低位）•高位交叉访问存储器结构框图2.低位交叉访问存储器主要目的：提高存储器访问速度实现方法：用地址码的低位部分区分存储体号参数计算:m：每个存储体的容量，n：总共的存储体个数，j：存储体的体内地址，j＝0，1，2，...，m-1k：存储体的体号，k＝0，1，2，...，n-1存储器地址A的计算公式为：A＝n×j＋k存储器的体内地址：Aj＝存储器的体号：Ak＝AmodnAnMBRMBRMBR0...00...00...10...0...F...F0...0存储体00...00...1...F...F0...1存储体1...0...0F...F...F…FF...F存储体n-1MARMARMAR…译码器存储器地址寄存器（高位）（低位）•低位交叉访问存储器结构框图地址是编码方法：由8个存储体构成的低位交叉编址方式主存储器数据寄存器0123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263体内地址(3位)模块地址(3位)主存储器地址寄存器（6位）体内地址2体数8体号3n个存储体分时启动一种采用流水线方式工作的并行存储器每存储体的启动间隔为：t＝其中：Tm为每个存储体的访问周期,n为存储体个数。0号存储体1号存储体2号存储体······n-1号存储体ｔ----存储体周期Tm---Tnm访问冲突共有n个存储体，每个存储周期只能取到k个有效字,其余n-k个存储体有冲突。假设p(k)是k的概率密度函数，即p(1)是k＝1的概率，p(2)是k＝2的概率，…,p(n)是k＝n的概率。k的平均值为：N是每个存储周期能够访问到的平均有效字的个数。通常把N称为并行存储器的加速比。Nkpkkn()1定义转移概率为g，即读出的是转移指令