数字逻辑与数字电路习题

1《数字逻辑与数字电路》习题案例（计算机科学与技术专业）2011年7月计算机与信息学院计算机科学技术系2一、选择题1．十进制数33的余3码为。A.00110110B.110110C.01100110D.1001002．二进制小数-0.0110的补码表示为。A．0.1010B．1.1001C．1.0110D．1.10103．两输入与非门输出为0时，输入应满足。A．两个同时为1B．两个同时为0C．两个互为相反D．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项？A．9B．7C．16D．不能确定5.下列逻辑函数中，与AF相等的是。)(A11AF)(BAF2⊙1)(C13AF)(D04AF6.设计一个6进制的同步计数器，需要个触发器。)(A3)(B4)(C5)(D67.下列电路中，属于时序逻辑电路的是。)(A编码器)(B半加器)(C寄存器)(D译码器8.列电路中，实现逻辑功能nnQQ1的是。)(A)(B)(C(D)9.的输出端可直接相连，实现线与逻辑功能。)(A与非门)(B一般TTL门)(C集电极开路OC门)(D一般CMOS门10．以下代码中为无权码的为。A.8421BCD码B.5421BCD码C.余三码D.格雷码11．以下代码中为恒权码的为。A.8421BCD码B.5421BCD码C.余三码D.格雷码12．一位十六进制数可以用位二进制数来表示。A.１B.２C.４D.161CD1CPQQ1CJ1K1CPQQ1CN1CPQQ01CD1CPQQ313．十进制数25用8421BCD码表示为。A.10101B.00100101C.100101D.1010114．在一个8位的存储单元中，能够存储的最大无符号整数是。A.（256）10B.（127）10C.（FF）16D.（255）1015．与十进制数（53.5）10等值的数或代码为。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)816．矩形脉冲信号的参数有。A.周期B.占空比C.脉宽D.扫描期17．与八进制数(47.3)8等值的数为：A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)218.常用的BCD码有。A.奇偶校验码B.格雷码C.8421码D.余三码19．与模拟电路相比，数字电路主要的优点有。A.容易设计B.通用性强C.保密性好D.抗干扰能力强20．n个变量的最小项是。A.n个变量的积项，它包含全部n个变量B.n个变量的和项，它包含全部n个变量C.每个变量都以原变量或者反变量的形式出现，且仅出现一次。D.n个变量的和项，它不包含全部变量。21．当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。A．3B．4C．2D．522．组合逻辑电路的结构特点，表现为（）。A．有记忆功能B．有反馈回路C．不含记忆元件D．无反馈回路23.以下表达式中符合逻辑运算法则的是。A.C·C=C2B.1+1=10C.01D.A+1=124.逻辑变量的取值１和０可以表示：。A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无25.当逻辑函数有n个变量时，共有个变量取值组合？A.nB.2nC.n2D.2n26.逻辑函数的表示方法中具有唯一性的是。A.真值表B.表达式C.逻辑图D.卡诺图27.F=AB+BD+CDE+AD=。4A.DBAB.DBA)(C.))((DBDAD.))((DBDA28.逻辑函数F=)(BAA=。A.BB.AC.BAD.BA29．求一个逻辑函数F的对偶式，可将F中的。A.·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变30．A+BC=。A.A+BB.A+CC.（A+B）（A+C）D.B+C31．在输入情况下，“与非”运算的结果是逻辑0。A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是132．在种输入情况下，“或非”运算的结果是逻辑0。A．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为133.三态门输出高阻状态时，是正确的说法。A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动34.以下电路中可以实现“线与”功能的有。A.与非门B.三态输出门C.集电极开路门D.漏极开路门35．以下电路中常用于总线应用的有。A.TSL门B.OC门C.漏极开路门D.CMOS与非门36．逻辑表达式Y=AB可以用实现。A.正或门B.正非门C.正与门D.负或门37．TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地38．对于TTL与非门闲置输入端的处理，可以。A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联39．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI。A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF540．三极管作为开关使用时，要提高开关速度，可。A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管41．CMOS数字集成电路与TTL数字集成电路相比突出的优点是。A.微功耗B.高速度C.高抗干扰能力D.电源范围宽42．与CT4000系列相对应的国际通用标准型号为。A.CT74S肖特基系列B.CT74LS低功耗肖特基系列C.CT74L低功耗系列D.CT74H高速系列43.N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N44．在下列触发器中，有约束条件的是。A.主从JKF/FB.主从DF/FC.同步RSF/FD.边沿DF/F45．一个触发器可记录一位二进制代码，它有个稳态。A.0B.1C.2D.3E.446．存储8位二进制信息要个触发器。A.2B.3C.4D.847．对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。A.0B.1C.QD.Q48．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=。A.0B.1C.QD.Q49．对于D触发器，欲使Qn+1=Qn，应使输入D=。A.0B.1C.QD.Q50．对于JK触发器，若J=K，则可完成触发器的逻辑功能。A.RSB.DC.TD.Tˊ51．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q52．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q53．欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=154．欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端。A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=0655．欲使D触发器按Qn+1=Qn工作，应使输入D=。A.0B.1C.QD.Q56．下列触发器中，克服了空翻现象的有。A.边沿D触发器B.主从RS触发器C.同步RS触发器D.主从JK触发器57．下列触发器中，没有约束条件的是。A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器58．描述触发器的逻辑功能的方法有。A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图59．为实现将JK触发器转换为D触发器，应使。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D60.边沿式D触发器是一种稳态电路。A.无B.单C.双D.多61．下列表达式中不存在竞争冒险的有。A.Y=B+ABB.Y=AB+BCC.Y=ABC+ABD.Y=(A+B)AD62．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。A.5B.6C.10D.5063.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。A.1B.2C.4D.1664.下列各函数等式中无冒险现象的函数式有。A.BAACCBFB.BABCCAFC.BABABCCAFD.CABABCBAACCBFE.BABAACCBF65．函数CBABCAF，当变量的取值为时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=066．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=。A.3XAAXAAXAAXAA01201101001B.001XAAC.101XAAD.3XAA0167.一个8选一数据选择器的数据输入端有个。A.1B.2C.3D.4E.8768．在下列逻辑电路中，不是组合逻辑电路的有。A.译码器B.编码器C.全加器D.寄存器69．八路数据分配器，其地址输入端有个。A.1B.2C.3D.4E.870．组合逻辑电路消除竞争冒险的方法有。A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰71．101键盘的编码器输出位二进制代码。A.2B.6C.7D.872．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应。A.AST=1，BST=D，CST=0B.AST=1，BST=D，CST=DC.AST=1，BST=0，CST=DD.AST=D，BST=0，CST=073．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器74．用四选一数据选择器实现函数Y=0101AAAA，应使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=075．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=122AAA，应。A.用与非门，Y=765410YYYYYYB.用与门，Y=32YYC.用或门，Y=32YYD.用或门，Y=765410YYYYYY76．同步计数器和异步计数器比较，同步计数器的显著优点是。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。77．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.2078．下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器79.N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N880.N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N81．五个D触发器构成环形计数器，其计数长度为。A.5B.10C.25D.3282．同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关83．一位8421BCD码计数器至少需要个触发器。A.3B.4C.5D.1084.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2B.3C.4D.885．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.886．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。A.2B.6C.7D.8E.1087．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要个触发器。A.10B.60C.525D.3150088．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。A.10μSB.80μSC.100μSD.800ms8