数字电子技术资料

佛山职业技术学院  机电工程系  机电设备教研室 2015年11月  1数字电子技术复习 一、填空第1章1.（10101101）2=（255）8=（0AD）16；2.（100101011）2=（453）8=（12B）16；3.（11100011.011）2=（343.3）8=（0E3.6）16；4.（110.1101）2=（6.64）8=（6.D）16；5.函数FA,B,CABBC的取值组合ABC分别为（001,011,110,111）是，F的值为1。6.函数FA,B,CABC（AB）的取值组合ABC分别为（011）是，F的值为1。7.函数FA,B,CABCABC的最简与或式为F=（1）。8.函数FA,B,C,DABCDABDACD的最简与或式为F=（AD）。9.函数FA,B,C,DABCDABCD的最简与或式为F=（1）。第2章10.图示门电路的逻辑函数式为：Y=（A·B）11.图示门电路的逻辑函数式为：Y=（A+B）12.图示门电路的逻辑函数式为：Y=（A·B）13.图示门电路的逻辑函数式为：Y=（AB）14.图示门电路的逻辑函数式为：Y=（A○+B）第3章15.8线-3线优先编码器74LS148的数据输入和输出均为（低）电平有效，当使能端EI=0时，若输入8位数据D=11101101时，输出编码A2A1A0=（011）。16.3线-8线优先译码器74LS138的数据输出为（低）电平有效，当使能控制端有效，若地址输入A2A1A0=101时，数据输出Y7Y6Y5Y4Y3Y2Y1Y0=（11011111）。17.74LS48是七段BCD译码器，其输出是高电平有效的译码信号，可以直接驱动共（阴）极数码管。18.4位二进制集成加法器CC4008，若A=8，B=9，CI=1时，则和S(B)=（0010）2，进位CO=（1）。19.集成数值比较器74LS85，若二进制数A=B，且满足AGTB(AB)=1、AEQB(A=B)=0、ALTB(AB)=0，则输出端（AGTB(AB)）=1。20.集成数据选择器74LS151有8个信号输入端D0~D7，3个地址输入端A2A1A0，一个使能端EN。若使能有效，地址信号A2A1A0=101，则输出Y=（D5）。& A YB≥1 A YB&AY B=1AYB≥1 AY B佛山职业技术学院  机电工程系  机电设备教研室 2015年11月  2第4章21.基本RS触发器在RS=01时，输出Q为（置0）状态。22.基本RS触发器在RS=11，输出Q为（保持）状态。23.基本RS触发器在RS=00，输出Q为（不定/失效）状态。24.集成JK触发器CD4027的触发方式为上升沿触发，仅直接复位端RD=1时，输出Qn+1=（0）。25.集成JK触发器CD4027为上升沿触发，当JK=（00）时，输出Q“保持”。26.集成JK触发器CD4027为上升沿触发，当JK=（01）时，输出Q“置0”。27.集成JK触发器CD4027为上升沿触发，当JK=（10）时，输出Q“置1”。28.集成JK触发器CD4027为上升沿触发，当JK=（11）时，输出Q“翻转”。29.集成D触发器74LS74，若Qn=0，D=1，当CP=0时，输出Qn+1=（0）。30.集成D触发器74LS74，若Qn=0，D=1，当CP=1时，输出Qn+1=（0）。31.集成D触发器74LS74，若Qn=0，D=1，当CP上升沿后，输出Qn+1=（1）。32.T触发器在输入T=1时，时钟CP的频率为10kHz，则输出Q的频率为（5）kHz。第5章33.4位二进制计数器最大模数为（16）。34.BCD码十进制计数器最终计数值是（1001）。35.如果4bit移位寄存器中存有数据1010，那么需要（4）拍时钟才能将数据串行移出。36.同步集成十进制可逆计数器74LS192，当CLR=1时，若输入数据D=3，则输出数据Q=（0）。37.同步集成十进制可逆计数器74LS192，当CLR=0，LD=0时，若输入数据D=3，则输出数据Q=（3）。38.同步集成十进制可逆计数器74LS192，当CLR=0，LD=1时，若UP端接收计数脉冲，则计数器输出Q进行（加）计数；当Q=（1001）2，且UP=0时，进位端CO=0。39.同步集成十进制可逆计数器74LS192，当CLR=0，LD=1时，若DOWN端接收计数脉冲，则计数器输出Q进行（减）计数；当Q=（0000）2，且DOWN=0时，借位端BO=0。40.用集成计数器构成N进制计数器，异步清零以（N）作为置0的输出代买，同步清零以（N-1）作为置0的输出代码。41.8位数据寄存器74LS273，当CLR=0时，若输入数据D=03H，则数据输出Q=（）H。42.8位数据寄存器74LS273，当CLR=1，输入数据D=0FH，CP来了一个时钟脉冲后，数据输出Q=（）H。43.双向移位寄存器74LS194，当CLR=1，S1S0=01时，若Q的初始值为0101，SR=1，经过两次CLK触发后，4位数据输出Q=（）。44.双向移位寄存器74LS194，当CLR=1，S1S0=10时，若Q的初始值为0101，SL=0，经过两次CLK触发后，4位数据输出Q=（）。45.双向移位寄存器74LS194，当CLR=1，S1S0=11时，若Q的初始值为0101，经过两次CLK触发后，4位数据输出Q=（）。第7章46.8位DAC转换器的分辨率是（）。47.8位ADC转换器，参考电压VREF=5V，当输入电压为1.0V时，数字量输出为（）H。佛山职业技术学院  机电工程系  机电设备教研室 2015年11月  3二、选择第1章1.取值连续的量称为（B）。A、数据量B、模拟量C、数字量2.二进制数系统包含（B）。A、字节B、比特C、2的幂3.二进制整数最右边一位的权值为（B）。A、0B、1C、24.二进制数中的最低有效位（LSB）总是位于（A）。A、最右端B、最左端C、取决于实际的数5.二进制数中的MSB的含义（C）。A、最大权值B、主要位C、最高有效位6.十六进制数系统包含（B）数码。A、6个B、16个C、10个7.要使用BCD码表示十进制数需要（A）。A、四位B、二位C、位数取决于数字8.BCD码用于表示（B）。A、二进制数B、十进制数C、十六进制数9.逻辑函数中的变量可以具有（B）值。A、一个B、二个C、十个10.若逻辑表达式F，则下列表达式中与F相同的是（A）。A、FB、FC、F11.若一个逻辑函数由3个变量组成，则最小项共有（C）个。A、3B、6C、812.下列各式中哪个是三变量A、B、C的最小项（C）。A、A+B+CB、A+BCC、ABC13.正逻辑是指（A）。A、高电平用“1”表示，低电平用“0”表示B、高电平用“0”表示，低电平用“1”表示C、高低电平均用“1”或“0”表示第2章14.三态门输出为高阻状态时，（B）是正确的说法。A、用电压表测量指针不动B、相当于悬空C、测量电阻指针不动15.对于TTL集成电路，0.5V输入为（C）输入。A、禁止B、高电平C、低电平16.满足（C）时，与非门输出为低电平。A、只要1个输入为高电平B、所有输入都是低电平C、所有输入都是高电平17.集成门电路的输入端有多余，则多余端应（C）处理才是正确的。A、通过电阻接高电平B、接地或低电平C、和使用中的输入端并接18.若将异或门当反相器使用，则A、B端应（A）连接。A、A或B有一个接1B、A或B有一个接0C、两个输入端并接后接输入信号19.对于TTL集成电路，3V输入为（B）输入。A、禁止B、高电平C、低电平佛山职业技术学院  机电工程系  机电设备教研室 2015年11月  420.满足（C）时，或非门输出为高电平。A、1个输入为高电平B、多于1个的输入为高电平C、所有输入都是低电平21.一个4输入端与非门，使其输出为0的输入变量取值组合有（C）种。A、15B、7C、122.使输入端为A、B的同或门做反相时，A、B端的连接为（A）。A、一个输入接0，另一个接输入信号B、一个输入接1，另一个接输入信号C、连个输入端并接后接输入信号第3章23.组合逻辑电路的输出取决于（A）。A、输入信号的状态B、输出信号的状态C、输入信号的现态和输出信号变化前的状态24.组合逻辑电路的设计是指（A）。A、已知逻辑要求，求解逻辑表达式并画逻辑图的过程B、已知逻辑要求，列真值表的过程C、已知逻辑要求，求解逻辑功能的过程25.七段数码显示译码电路应用（B）个输出端。A、8个B、7个C、16个26.译码电路的输入量是（A）。A、二进制B、十进制C、某个特定信息27.全加器是指（C）。A、两个同位的二进制数相加B、不带进位的两个同位二进制数相加C、两个同位的二进制数及来自低位的进位三者相加28.编码器和译码器电路中，（A）电路的输出是二进制代码。A、编码B、译码C、编码和译码29.译码电路的输出量是（C）。A、二进制代码B、十进制数C、某个特定的控制信息30.组合逻辑电路的竞争冒险是指（B）。A、输入信号有干扰时，在输出端产生了干扰脉冲B、输入信号改变状态时，输出端可能出现的虚假信号C、输入信号不变时，输出端可能出现的虚假信号31.下列哪种说法可以消除组合逻辑电路的竞争冒险（C）。A、输入状态不变B、加精密的电源C、接滤波电路32.组合逻辑电路（C）。A、可能出现竞争冒险B、一定出现竞争冒险C、在输入信号状态改变时，可能出现竞争冒险33.将一个输入数据送到多路输出指定的通道上的电路是（A）。A、数据分配器B、数据选择器C、数值比较器34.从多个输入数据中选择一个数据输出的电路是（B）。A、数据分配器B、数据选择器C、数值比较器第4章35.仅具有“保持”和“翻转”功能的触发器叫（C）。A、JK触发器B、D触发器C、T触发器36.触发器的异步置0端和置1端，正确用法是（C）。A、都接高电平1B、都接低电平0C、有小圆圈的，不用时接高电平1,；没有小圆圈的，不用时接低电平0佛山职业技术学院  机电工程系  机电设备教研室 2015年11月  537.当D触发器的输入信号为高电平时，经过一个时钟后，输出将会是（B）。A、低电平B、高电平C、取决于该时钟前的输出状态38.具有“置0”、“置1”、“保持”和“翻转”功能的触发器叫（A）。A、JK触发器B、D触发器C、T触发器39.触发器由门电路构成，但与门电路比较，其主要特点是（B）。A、和门电路一样B、具有记忆功能C、没有记忆功能40.TTL型触发器的直接置0端RD、置1端SD正确用法是（A）。A、不用时都接高电平1B、不用时都接低电平0C、RD接0，SD接141.按触发方式分，双稳态触发器可分为（C）。A、高电平和低电平触发B、上升沿和下降沿触发C、电平触发、主从触发和边沿触发42.存在一次翻转问题的是（A）触发器。A、主从JKB、主从RSC、边沿JK43.为了避免一次翻转现象，应采用（B）方式的触发器。A、主从触发B、边沿触发C、电平触发44.存在空翻问题的是（C）触发器。A、主从RSB、基本RSC、同步RS第5章45.按计数器状态变化的规律分类，计数器可分为（A）计数器。A、加法、减法和可逆B、同步和异步C、二、十和N进制46.用同步状态译码预置数法构成M进制加法计数器，若预置数为0，则应将（B）所对应的状态译码后驱动预置数控制端。A、MB、M-1C、M+147.对异步预置数计数器，用状态译码置数法构成M进制加法计数器，若预置数据为N，则应将（B）所对应的状态译码后驱动预置数控制端。A、MB、M+NC、M+N-148.计数式脉冲分配器的一般组成是（C）。A、计数器B、译码器C、计数器和译码器49.构成模为256的二进制计数器，需要（C）级触发器。A、128B、16C、850.要将1个字节的数据串行输入8比特的移位寄存器，需要（B）个时钟脉冲。A、1B、8C、4第6章51.用555定时器构成的单稳态触发器的稳定输出状态是（A）状态。A、0B、1C、高阻52.单稳态触发器具有（C）功能。A、计数B、定时、延