PCB设计-余洋意

余洋意*第六章PCB设计（PrintedCircuitBoard），中文名称为印制电路板，又称印刷电路板、印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。*1概论1.1PCB是一个完整产品的缩影PCB是EMC技术中最值得探讨的部分，是设备工作频率最高的部分，同时也是最为敏感的部分。PCB板是电子产品最基本的部件，也是绝大部分电子元器件的载体。当一个产品的PCB板设计完成以后，其核心电路的骚扰和抗扰特性就基本已经被确定下来了。在PCB板设计中，在保证制版美观，元件布局均匀，空间占用适当同时，我们必须重视线路布局对电磁兼容性的影响。*1.2PCB中的环路无处不在环路的存在也是抗干扰问题存在的原因之一，因为这些环路都是接收天线单匝环路中感应的电压：V=A∙Db/dt式中，A是回路面积；B是垂直于回路平面的磁通密度。作为数字电子工程师，要尽可能的减小环路*1.3PCB中的数字电路中存在大量的磁场数字电路板周围的进场能量大多是磁场，这些磁场是辐射的根源电流环路大量存在数字系统电路为低阻抗近场能量处于磁场状态*1.4PCB中不但存在大量的天线而且也是驱动源当带有高速信号的PCB印制线的长度与信号的波长可比拟时，PCB可以直接通过自由空间直接辐射能量，或即使印制线的长度远小于信号的波长，地平面上的共模压降将驱动与其连接的电缆通过电缆向外辐射能量。对于被共模电压驱动的共模辐射来说，降低驱动电压是最简单可行的印制技术。RF驱动电压存在的原因是：（1）电路走线阻抗；（2）地弹；（3）用来降低无用天线驱动电压的旁路或屏蔽。为减小PCB上的辐射效率，需要采取EMC设计和抑制措施，除了屏蔽外，还包括建立良好的接地系统、合理的布线布局、恰当的选择滤波器。*1.5PCB中的地平面阻抗与瞬态抗干扰能力有直接影响瞬态干扰总是通过寄生电容、分布电容进入电路内部。如图1所示的例子中，对于不接地设备，当总是以共模方式出现的EFT/B干扰施加在电源线上时，由于信号电缆与参考地之间的分布电容的存在，导致EFT/B共模干扰电流从电源线经过PCB板，最后通过电缆的分布电容入地。图1EFT干扰流过PCB板中的工作地其中在PCB板上，由于地阻抗总是较低，所以大部分电流将从PCB板中的工作地上流过。当干扰共模电流流过PCB板时，如果在两个逻辑电路之间的地阻抗过大，将影响逻辑电路的正常工作。图2是PCB板中完整地平面概率与阻抗的关系。图2PCB板中完整地平面平率与阻抗的关系由图2可知，一个完整的地平面，在100MHz的频率时，也只会产生0.3V的压降，这对于3.3V的TTL电平电路来说是可以承受的。因为3.3V的TTL电平总是要在0.4V以上的电压下才会发生逻辑转换，这已经是具有相当抗干扰能力了。图33.3V的TTL电平逻辑关系*【现象描述】某产品采用屏蔽结构机柜，面板上有一个用来监控的RS232串口，使用RJ45连接器，串口电路在控制板上。该串口通过一根编织屏蔽的屏蔽电缆与本产品中的AC/DC电源模块的告警串口相连接。串口线长度是1.5m，但它在100MHz处产生的辐射异常强烈，超出了EN55022CLASSB限制15dB以上，下图为辐射骚扰测试频谱图：【原因分析】I/O电路的大部分EMI问题来自于以下几个方面：（1）I/O电路元器件或I/O信号本身产生的共模噪声；（2）电源平面上的噪声耦合到I/O电路及导线上；（3）时钟信号容性耦合或感性耦合到I/O信号线或电缆上；（4）机壳地、数字地、模拟地等地之间不正确的连接；（5）混用不同的连接器（如将金属阴头连接器连接到阳头的塑料连接器等）；在本案例中，串行口所在PCB板的大致结构如下图*断开串口线与控制板的连接，辐射大大降低，证明干扰来自控制板•*剪断串口线RX、TX及GND线，辐射减小，说明辐射为电缆内部信号耦合到屏蔽层引起的*仅接上断口的GND线，辐射增大，证明控制板PCB上的GND充满噪声把RJ45取下，剪断两根地针，再用一根约3CM长的细线引出PIN4脚（GND针）。一、细线悬空，100MHz处辐射为46dBV/m；二、细线接到机柜面板金属壳，100MHz处辐射为37dBV/m；三、将细线接到PCB板上的GND上，100MHz处辐射为57dBV/m；四、在上面基础上在磁珠后面加一个220pF的电容接到机柜的金属面板上，100MHz处辐射为432BV/m五、将上面的电容去掉，电感直接接到面板上，100MHz处辐射为34dBV/m，即GND用磁珠与金属面板相连，也可以满足辐射发射要求六、在处理好GND线的基础上，接上RX、TX线号，100MHz处辐射为54dBV/m，说明RX、TX信号线也需要进行滤波去耦处理。RX、TX信号线上串接磁珠后，辐射下降4dB，加上磁珠并将220pF的电容接到金属面板上、100MHz处辐射为33dBV/m【处理措施】在上述对策过程中的“金属面板”实际上是用一小块铜箔胶带粘贴金屑面板上作为机柜金属面板延伸出来的地。由于金属面板与机拒整体有良好的连接，相当于零噪声地，所以从金属面板延伸出来的地也是EMC意义上的“静地”。另外，串口电路密要考虑浪涌防护，根据先防护后滤波的原则，TVS需要加在电容与磁珠的前面。综上所述，可得到RS232串口员简单的滤波电路，如下图所示。设计PCB时，“静地”与PCB板的连接仅通过磁珠连接。“静地”与金属面板的连接方式为：“静地”通过RJ45金属连接器外壳插针连接RJ45金属外壳，再通过RJ45外壳簧片连接金属面板，磁珠跨接GND和“静地”之间的分割线处。实际PCB布局、布线如右图安装重新做好的PCB后再进行测试，辐射骚扰的测试频谱如下图，从图中可以看出，原来辐射很高的100MHz频点已经下降25db【思考与启示】(1)RJ45连接器必须为金属外壳的连接器，RJ45安装面板处必须是金属。(2)“静地”的方法只有在内部PCB板GND存在很强的高频噪声的情况下，即串口接口内部电路地噪声较大的情况下使用。(3)“静地”面积不能太大，否则会使感应板内的噪声不能起到静地的作用。(4)“静地”区域不能有电源平面、GND平面及任何其他非串口走线。(5)“静地”要与金属面板、RJ45连接器外壳相连接。(6)“静地”与板内的GND相连的磁珠必须跨接在GND与静地之间的分割处，TX、RX信号上的磁珠也要跨接在GND与“静地”之间的分割处。(7)不得不提的是，设计“静地。一定要很小心，如果设计“静地”之后，两个被分割的地平面之间有相互通信的器件，就不适用“静地”并采用磁珠跨接在两地之间的方式。在这种情况下，设计良好的地等电位才是最好的出路，可降低共模压降，采用电容连接才能弥补地分割后两地之间在高频下的电位差。(8)“静地”上必须不存在任何数字信号的回流，因此也称为“无噪声地”。“静地”应与机壳良好搭接，搭接阻抗(主要是电感)要尽可能地减小，可采取多点搭接方法，以保证“静地”和机壳具有相等的电位。“耪地”和数字地之间仍保持电气连接。连接器处的每条I/O线包括信号线和回流线都应分别并联高频旁路电容至“静地”，去铝环路的电感越小越好，如可用表面安装式电容，这样外部干扰，如静电、浪诵脉冲等如通过I/O线侵入，则还没有到达元器件区域时就被旁路电容旁路到设备的机壳上，从而保护了内部元器件的安全工作。同时，I/O线所携带的PCB共模干扰电流在输出前也通过旁路电容被旁路了。*【现象描述】某路由器产品，在实际使用当中，在遭受一次雷击事件后，发现以太网通信不正常。进一步检查发现是以太网口的物理层不能正常连接。测试发现，以太网PHY芯片的接收端已经对地短路。进一步检查发现布在PCB顶层的以太网接收线已经被烧断，这段PCB布线有明显的过流痕迹。以太网接收线被烧断后的连接示意图如下图：【原因分析】该产品的以太网接口PCB板布线情况是：RJ45到变压器之间的接收信号布在TOP层，发送信号布BOTTOM层，RJ45是带有金属屏蔽的。据雷击现象的研究结果，雷击时产生的过电压、过电流首先会在屏蔽电缆的屏蔽层上，然后再通过屏蔽层与地影响内部电路。但是由于屏蔽金属外壳与PCB的间隙很小，雷击产生的大电流使网线的屏蔽层上出现很高的压降，而屏蔽电缆的屏蔽层与RJ45连接器的外壳是互连的，这样造成PCB上的以太网线接收信号线与RJ45的屏蔽金属外壳之间绝缘击穿。由于击穿回路的阻抗较小，故很大的雷电流通过删的布线将该信号线烧断。同时，信号线(地)击穿屏蔽层,在网线屏蔽层上的高共模电压部分转换为以太网信号线之间的差模电压，进而造成网口PHY芯片的损坏。在以太网接口中，由于网口变压器差模传输的特性可以作为共模雷击过电压、电流保护的隔离，在产生雷击时，网口屏蔽电缆上产生很高的共模电压。如果高压信号部分与其他低电压信号线之间的绝缘耐压不够，两者之间的电压超过本身的耐压能力后，就会造成击穿。击穿意味着电压、电流从高压处传向低压处后，将在信号线上形成很大的电流。击穿的现象包括电压、电流、阻抗等在不同的信号线上会有一定的不同。正由于这些不同导致将共模电压转换成差模电压，对于一定频率的差模信号，变压器失去了隔离的作用，高压就会顺利通过变压器传送到电路上去，造成后级电路的损坏。网口连接器RJ45的金属屏蔽壳包围着网口的四周。如果信号布线在TOP层，信号线与连接器的金属外壳之间的绝缘间隙就不能满足一定的耐压要求。因此，如果采用金属外壳的屏蔽网口连接器，则闯口连接器与变压器之间的信号线不能布在TOP层，否则必须做电压钳位型的共模保护或采用特殊的绝缘处理。【处理措施】将以太网接口变压器初级的信号布线改布在PCB内层，以加强信号线与RJ45连接器外壳之间的绝缘强度。【思考与启示】如果产品使用区域有可能发生雷击，而且由于其他原因使用以太网线及屏蔽连接器，故建议不要将以太网接口电路变压器初级的信号线布置在表层或底层。*【现象描述】某家电产品采用塑料外壳，辐射发射超标，在问题定位过程中，用示波器及探头做成简易的近场探头对该产品进行问题定位：测试仪器：示波器TDS784D(1GHz)探头P6245(1.5GHz)测试方法：把探头和探头的地线相连，形成一个环状，犹如环状接收天线，探头与地线构成的接受环路如左图在测试中发现，当探头靠近该产品中PCB板上的晶振和其输出的时钟线时，辐射最大，探头靠近晶振时的噪声峰峰值如下图所示，而且峰峰值超过400mV。根据经验值，这个幅度偏大。【原因分析】晶振及其相应的时钟信号由于其周期特性、快上升沿的特性成为PCB板上的主要骚扰源之一，井有着丰富的谐波.晶体内部电路由于其特性会产生RF电流，且RF电流可能很大，以至于晶体的地引脚不能以很小的损耗充分地将这个很大的Ldi/dt电流引到地平面，导致金属外壳变成了单极天线。如果晶体是表贴器件，则由于表贴器件常常是塑封的，放这时的情况会变得更糟糕。封装内产生的RF电流会辐射到空间，耦合到其他器件，PCB材料相对于晶体地引脚具有更高的阻抗，它将阻止RF电流进入地平面。就是这些原因使得本案例中的晶振引脚或品振周边邻近的空间产生较大的高频噪声。晶振、晶体和所有的应用时钟的电路放在一个局部地平面上是一种降低晶振、晶体等时钟电路共模辐射的一种简单而有效的方法。局部地平面应该延伸到支持逻辑电路的下面，晶振下的局部地平面实例如下图：【处理措施】(1)晶根下方表层设置局部地平面，并通过多个过孔与地层相连。(2)将原来布在表层的时钟线，改为布在第三层(6层板)。将修改后的PCB板安装在产品中，再用上述简易近场探头测试，测得结果如下图所示。峰---峰值在40mv左右。【思考与启示】(1)在多层板PCB设计中，建议在品振下方设置局部地平面。对于两层板，此方法显得更为重要。(2)6层以上的多层板表层或底层不允许长距离布时钟线。最大允许的表层时钟线长度为时钟信号波长的1／20。(3)晶振和驱动电路的下方及离这些电路300miI的距离内不能布信号线。【现象描述】某医疗设备进行辐射骚扰测试，医疗设备辐射发射频谱图如下图所示：*测量超标