Verdi54-labs-cn

VerdiLabCopyright2005,SpringsoftSoftware,Inc.1Allrightsreserved.VerdiBasicTrainingLabContentsnTracelab……………………………………………………………………………..2InvokenTraceTraverseDesignHierarchyFindmoduleandsignalsinnTraceTraceDriversandloadsofsignalsnSchema……………………………………………………………………………….4InvokenSchema（RTLDesign）PartialSchematics（RTLDesign）PartialSchematics(GateDesign)nState……………………………………………………………………………………6InvokenStateStateAnimationAnalysisReportsnWave…………………………………………………………………………………...8InvokenWaveLoad，DisplayandOrganizeSignalsCreatingNewSignalsSearchingandMarkersCreateEventsPreferencesDebuggingwithVerdi…………………………………………………..………..11Whatisdrivingsystem.i_cpu.i_ALUB.ALU[7:0]from3to55attime951ns?Whereis‘55’busvaluegenerate?UsenTraceonly.TracethesamepathsusingnSchemaonlyComparetwowaveformsandlocatethemismatchesLocatethecauseofthemismatchesTimingDebug………………………………………………………………………15SDFinterconnectdelayViewSDFconstraintspathsExtractthepathbetweentwopointswithfilterFindshortestandlongestpathoftwopointsVerdiLabCopyright2005,SpringsoftSoftware,Inc.2Allrightsreserved.nTracelab目的：使用nTrace理解设计架构以及信号间的连接关系。所用的设计文档存放在~/verdi54_labs/nTrace文档run.f罗列所需RTL设计文档InvokenTrace练习1：通过GUI方式启动Verdia.改变工作路径至verdi54_labs/nTracecd~/Verdi54_labs/nTraceb.预编译设计到库vericom–frun.fc.启动verdiverdi&d.下拉菜单File-ImportDesign,并选择FromLibrarytabe.双击system添加work.system到DesignTopf.点击OK，导入设计g.File-Exit练习2：通过命令行方式启动VerdiVerdi–frun.f&TraverseDesignHierarchy练习3：system包含多少个子模块？a.点击’+’，展开设计架构b.点击’-’,收起设计架构c.双击Instancename，sourcecodewindow中显示对应源代码练习4：如何查寻模块实例化的位置？a.HierarchyBrowserWindow中双击i_ALUBb.SourceCodeWindow中寻至72行c.双击i_alu,跳跃至模块定义的位置d.双击alu,则回到模块调用的位置FindmoduleandsignalsinnTrace练习5：如何查寻S1？a.下拉菜单Source-FindSignal/Instace/Insport…b.选择查找：Signalc.键入S1d.选择SearchFullScopee.点击Findf.双击system.i_cpu.S1,关闭FindSignalsWindowVerdiLabCopyright2005,SpringsoftSoftware,Inc.3Allrightsreserved.g.HierarchyBrowserWindow中高亮显示模块cpu，同时SourcecodeWindow中也高亮定位出信号S1练习6：如何查寻字符串zero？a.下拉菜单Source-FindStringb.键入zeroc.选择MatchCased.选择InAllFilese.点击Find和Closef.MessageWindow中双击alu.v(25):zero:alu,g.HierarchyBrowserWindow中高亮显示模块alu，同时SourcecodeWindow中也高亮第25行定位高亮字符串zeroTraceDriversandloadsofsignals练习7：哪些是Y0的驱动信号？a.参考练习5，查找到信号Y0（system.i_cpu.i_ALUB.Y0[7:0]）b.SourceCodeWindow中双击Y0，或工具栏上’D’,或RMB-TraceDriverc.SourceCodeWindow中定位出Y0的所有驱动信号(PCACC_tmp…etc.)d.点击工具栏上ShowPrevious/ShowNext按钮来切换不同的驱动信号练习8：哪些是Y0的负载？a.再次查找出Y0，（或使用工具栏上的BackwardHistory按钮）b.选择Y0c.点击工具栏上‘L’按钮，或RMB-TraceLoadd.SourceCodeWindow中定位出Y0的所有负载(inputbofi_alu)e.点击工具栏上ShowPrevious/ShowNext按钮来切换不同的负载练习9：如何查找位于不同层次的驱动信号？a.参考练习6，查找到双向口datab.MessageWindow中双击’pram.v(31):inout[7:0]data’c.追踪data的驱动（参考练习7）d.点击工具栏中的ShowNext/PreviousinHierarchy去切换定位位于不同层次的不同驱动e.File-ExitVerdiLabCopyright2005,SpringsoftSoftware,Inc.4Allrightsreserved.nSchema目的：熟悉nSchema的特点、性能所用的设计文档存放在~/verdi54_labs/nSchema文档run_rtl.f罗列所需RTL设计文档文档run_gate.f罗列所需的Gatedesign文档InvokenSchema（RTLDesign）1.改变工作路径至verdi54_labs/nSchemacd~/Verdi54_labs/nSchema2.将RTL导入nTraceverdi–frun.f3.启动nSchema点击工具栏上NewSchematic，或菜单Tools-NewSchematic-CurrentScopeGeneral练习1：i_ALUB电路图a.nShemaWindow中双击CPUb.nShemaWindow中双击ALUB或使用鼠标中键（MMB）将i_ALUB从nTrace的hierarchybrowser拖放到nSchema中练习2：如何查看nShemaWindow中符号对应的源代码？a.nShemaWindow中选择左上角的Muxsymbol,使用MMB拖放到nTraceSourceCodeWindow中b.相关的源代码在SourceCodeWindow中高亮显示PartialSchematics（RTLDesign）练习3：如何在当前的层次中查找S1？a.选择下拉菜单Schematic-AutoFitFoundObjectb.选择下拉菜单Schematic-FindinCurrentScopec.键入‘S*’,然后回车d.选择S1，点击Closee.nShemaWindow中高亮连线S1练习4：使用Fan-InCone追踪S1的驱动逻辑？a.使用练习3来定位找出S1b.下拉菜单Tools-NewSchematic-Fan-InConec.你将会看到处于不同层次的驱动逻辑点击mux，它是来自于模块ALUB点击bigrectanglesymbol，它是来自于模块CCUVerdiLabCopyright2005,SpringsoftSoftware,Inc.5Allrightsreserved.d.双击任意I/O端口，会追踪出相关逻辑e.使用DEL，删除选中元件f.关闭ViewTraceResultschematic窗口练习5：如何产生partialhierarchyschematic（接练习4）a.使用工具栏中PopViewUp至上层模块i_CPUb.选择下拉菜单View-NetNamec.查找并选择Clock信号，使用Shift来选取更多信号CH[4:0]以及carry_moded.下拉菜单Tool-NewSchematic-BrowserWindow(你也可以在InstPins上双击来扩展追踪相关逻辑)e.对CH[4:0]在ALUB上的InstPort上双击。将会进入ALUB内部，并只显示与CH[4:0]相关逻辑f.关闭PartialHierarchicalView窗口，退出VerdiPartialSchematics(GateDesign)1.环境设置setenvTURBO_LIBSdefault_usetenvTURBO_LIBPATHS~/verdi54_labs/symlib2.将Gatedesign导入nTraceVerdi–frun_gate.f&练习6：追踪两点间的路径（仅当两点间无寄存器）a.打开i_ALUB的nSchemab.nSchema窗口中，菜单Trace-Twopointsc.菜单Schematic-FindinCurrentScope,查找instanceU263（Mux）d.选中U263左下的输入端，并拖放进TraceTwoPoints窗口中的Fromboxe.菜单Schematic-FindSignal/Instance…f.选择Instance，SearchFullScope,IncludeLibraryCell,查找U187g.选择system.i_cpu.i_PCU.U187,U187(AND-gate)在nSchema中高亮显示h.选中U187输出端，并拖放进TraceTwoPoints窗口中的Toboxi.选择TraceTwoPoints窗口中enableCreateWindow并点击Tracej.两点间所有的驱动逻辑将被提取出来并显示到新的nSchema中练习7：查找一个特定连线并分析其驱动和负载逻辑a.选中nTraceHierarchyBrowser的ALUBb.菜单Source-FindString,查找S1c.SourceCodeBrowser中S1高亮，菜单Tools-NewSchematic-Connectivityd.在Partialschematic窗口中，选中NAND的左下输入端e.菜单Trace-Fan-inConeh.退出VerdiVerdiLabCopyright2005,SpringsoftSoftware,Inc.6Allrightsreserved.nState目的：熟悉nState的特点、性能所用的设计文档存放在~/verdi54_labs/nState文档run.f罗列所需RTL设计文档InvokenState1.改变工作路径至~/training/verdi/verdi54_labs/nStatecd~/verdi54_labs/nState2.将RTL导入Verdiverdi–frun.f–ssfveri