CPLD板子使用说明

1  第一章BJ-EPM240学习板介绍1.1EPM240T100C5芯片介绍：选用Altera公司目前市场性价比较高的MAXII系列的CPLD。Altera推出的MAXII器件系列是一款革命性的CPLD产品。它基于突破性的CPLD架构，提供业界所有CPLD系列中单个I/O管脚昀低成本和昀小功耗。这些器件采用新的查表(LUT)体系，采用TSMC的0.18µm嵌入Flash工艺，使其裸片尺寸仅为同样工艺器件的1/4。MAXII系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器件容量翻了两番，性能是上一代MAXCPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAXII系列器件代替昂贵和不够灵活的小型ASIC和ASSP。以下主要介绍MAXII系列器件的主要特征。☆成本优化的架构：新型MAXIICPLD架构包括基于LUT的LAB阵列、非易失性Flash存储模块和JTAG控制电路。☆低功耗：MAXII器件是动态功耗较低的CPLD。☆高性能：MAXII器件支持高达300MHz的内部时钟，可为用户提供更高的系统级性能。通过改善布线结构管脚间的延时与其他同容量的CPLD相比大大降低，目前降低到3.6ns。MAXII系列管脚与管脚之间的昀大延时见表6.1，其中tPD1为昀大距离管脚之间的延迟时间（即对角上的管脚之间），tPD2为昀小距离管脚的延迟时间（即相邻的管脚之间）。2  表1.1MAXII系列管脚与管脚之间的昀大延时参数EPM240EPM570EPM1270EPM2210单位tPD14.55.46.06.6nstPD23.63.63.63.6ns☆用户Flash存储器：MAXIICPLD内的用户Flash存储器是一个为8K比特，用户可访问且可编程的Flash存储器块，可用于用户自己定义的数据。☆实时在系统可编程能力（ISP）：MAXII器件支持实时在系统可编程，允许用户编程正在工程的器件。☆灵活的多电压MultiVolt内核：MAXII架构支持MultiVolt，允许器件在1.8V、2.5V或3.3V电压环境下工作。☆JATG翻译器：MAXIICPLD具有一种被称为JATG翻译器的功能，这种功能允许通过MAXII器件执行定制的JTAG指令，配置单板上不兼容JTAG协议的器件，从而简化了单板管理。☆I/O能力：MAXIICPLD的I/O能力加强了其易用性和系统集成能力。表6.2列出了MAXII器件支持的I/O标准。表1.3列出了MAXII的I/O特性及其优势。表1.2MAXII的I/O标准I/O标准性能3.3VLVTTL/LVCMOS300MHz2.5VLVTTL/LVCMOS220MHz1.8VLVTTL/LVCMOS200MHz1.5VLVCMOS150MHz3.3VPCI33MHz3  表1.3MAXII的I/O特性及其优势特性优势3.3V，2.5V，1.8V&1.5VLVTTL/LVCMOS对板上其他器件，支持广泛的应用和兼容性多I/O区域的MultiVoltI/O支持多达四个I/O区，其他器件保持3.3V、2.5V、1.8V和1.5V等多个电压级别的无缝连接PCI支持可支持32比特、33MHzPCI标准施密特触发器提供在3.3V输出电压下昀高达300mV和在2.5V电压下昀高达160mV的噪声容限驱动能力和回转速度可编程允许用户控制这些参数，以提高信号的完整性每个I/O管脚一个输出使能（OE）大量OE允许用户使用更小的器件，降低成本热插拔支持可以从上电系统中安全插入或拆除器件快速I/O连接能加快tpd和tco时序本开发选用EPM240T100C5是为初学者考虑，学习verilog我们要一开始就养成良好的编程习惯，EPM240是MAXII系列中的逻辑单元数昀少的一款，但是要以尽可能少的硬件资源实现较复杂的功能就是verilog代码学习的关键了，该学习板配套的实例有详细的注释并且代码风格良好，有很好的借鉴学习的意义，特别适合于入门学习。1.2BJ-EPM240学习板基本配置★主芯片使用的是Altera公司的MAXII系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元是192个，资源比较丰富，内有8KbitFlash的存储空间；★50MHz晶体，作为系统主时钟，另外在学习板的背面扩展了一个有源晶振接口，供用户自由扩展任意频率时钟；★低电平复位按键，使用EPM240的全局复位管脚；4  ★8色VGA接口1个，让大家掌握电脑显示器的驱动原理；★RS232串口1个，通过串口调试助手轻松实现UART通信协议；★PS/2接口1个，使用CPLD进行通用键盘解码，配合串口调试助手在PC机上显示键值；★70ns快速读写的SRAM芯片UT62256，具有32KB的ROM空间，让大家熟悉SRAM的读写操作；★EEPROM芯片AT24C02，让大家熟悉使用verilog进行IIC通信；★4位按键，让大家熟悉对按键操作的控制，了解用verilog采样脉冲和按键消抖控制。★4个流水灯，配合4位按键进行Johnson计数器实验；★蜂鸣器，配合简单的分频设计使用；★2位数码管，使用其进行计数实验；★USB座，用于连接计算器USB口，可以提供5V电压，本开发板双电压供电，3.3V的电压由USB供电后接AMS1117-3.3降压得到；★外接信号电平转换芯片4245，可以与单片机等5V器件进行通信实验，预留16PIN总线接口。★使用电源开关和电源指示灯，系统稳定可靠。1.3BJ-EPM240学习板实验例程BJ-EPM240学习板主要就为大家提供一个硬件学习的平台，HDL设计与以往的软件开发不同，需要学习者具备并行设计的思想。本学习板由浅入深为大家提供了12个具有详细注释的例程，相信大家在学习完这些例程后就可以轻松入门FPGA/CPLD的开发。例程清单：☆分频计数实验；☆按键消抖实验；☆Johnson计数器实验；☆数码管显示实验；5  ☆乘法器设计实验；☆模块化设计应用；☆VGA接口实验；☆串口通信实验；☆PS2键盘解码实验；☆IIC通信实验；☆SRAM读写实验；☆接口扩展应用；☆ModelSim仿真实例。1.4BJ-EPM240学习板功能框图图1.1是整板系统的功能框图，从图中可以清楚地看到EPM240T100学习板上丰富的外设资源及其位置分布情况。6  图1.1BJ-EPM240学习板资源分布及功能框图 7  1.4BJ-EPM240学习板标准配置1、BJ-EPM240学习板一块2、ByteBlasterII下载线一条3、串口线一条4、USB延长线一条  8  第二章BJ-EPM240学习板使用介绍该学习板的开发环境可以是任何一个支持MAXII系列器件的QuartusII软件（如特权同学一直使用的是QuartusII7.0）。关于软件的使用，这里不做介绍，具体可以参考小组里的已经上传的QuartusII使用的相关资料。下面就学习板的硬件连接做一些说明（下文提到的元件标号参看图1.1的学习板功能框图）。将USB线连接电脑的USB接口和学习板的USB1接口，同时也将BlasterII下载线的一端连接到电脑的25PIN并口，另一端连接到学习板的P1。然后按下S1键，此时学习板上电，指示灯D1点亮。按以上步骤正常上电后，大家就可以将准备好的代码下载（如何下载也请参考小组里其它相关资料）到EPM240T100中，注意下载时确保学习板处于上电状态。下载完毕就可以看到您的代码是否达到预期效果了。 9  第三章板上硬件接口电路介绍本章详细介绍了BJ-EPM240学习板上各个功能模块的硬件电路原理、使用方法和注意事项，使用前请仔细阅读。在本章的介绍中并没有具体给出每个芯片的操作方法和读写时序图。具体请参考提供的芯片资料和设计代码。2.1系统复位电路由于EMP240T100本身上电后默认情况下所有可编程I/O口为低电平，但是一个好的代码风格一般在设计中都会有复位语句，以确保在复位后代码编写者能够明确每一个输入输出的当前状态。以下是一个简单的低电平复位的电路设计，系统初次上电时，由于电容的储电效应，RST_n信号会保持低电平一小段时间后才拉高，这样就实现了系统初始化的复位。在系统运行后若按下S1键，系统将会进入低电平复位状态，此后系统会重新复位。图2.12.2蜂鸣器接口电路蜂鸣器的正极接到了EMP240的I/O口，默认状态上电后I/O口为低电平，因此蜂鸣器不会发声。若代码中把该I/O拉高，则蜂鸣器将发声。蜂鸣器配合实验一使用。大家可以体会不同分频倍数下蜂鸣器的发声频率的不同。 10  图2.22.34个独立按键接口电路独立按键接10K/4.7K的上拉电阻，按键断开时键值为高电平；而一旦按键闭合，键值就为低电平。相信大家在学习C语言时都接触过按键消抖的方法，而verilog下按键消抖又是如何实现的呢？相信大家在学习完实验二以后就会明白的。图2.32.44个流水灯电路外接流水灯的I/O口高电平时相应的LED将被点亮，实验三中配合三个 11  独立按键进行不同的流水灯变化实验。图2.42.52位数码管电路7段数码管的SM0-6是段选信号，SM7是DP（小数点）信号，而SM_CS1/2是位选信号。计数实验参看实验四的代码。图2.5 12  2.6VGA接口电路大家一定都很想亲自动手来驱动自己的电脑显示器吧，那么到我们提供的资料和代码中（实验七）寻找乐趣吧。图2.62.7RS232串口电路也许你用单片机玩过串口，也许你也很熟悉MAX232的硬件电路，但是要吃透串口协议，用verilog来做昀体现基本功。图2.72.8PS/2接口电路虽然基于PS/2接口的鼠标键盘已逐渐退出历史舞台，但是依然阻止不了我们学习的热情。实验九将带你完成从键盘解码到串口显示的多机通信设计。 13  123456U3PS2VCC54.7KR194.7KR20VCC3.3PS2_CLKPS2_DATA图2.82.9AT24C02接口电路IIC通信的应用依然有其生命力，SCL和SDA的配合工作是实验十的verilog设计中的重点。A01A12A23VSS4SDA5SCL6WP7VCC8U4AT24C02VCC3.34.7KR264.7KR27AT_SCLAT_SDA图2.92.10SRAM接口电路SRAM虽然掉电易失，但是时序简单、快速存储的特性使其在实时性要求较高的小规模数据存储中备受青睐，这就是我们掌握它的理由。A141A122A73A64A55A46A37A28A19A010I/O011I/O112I/O213VSS14I/O315I/O416I/O517I/O618I/O719CS20A1021OE22A1123A924A825A1326WE27VCC28U7UT62256CSC-70SRAM_A0SRAM_A1SRAM_A2SRAM_A3SRAM_A4SRAM_A5SRAM_A6SRAM_A7SRAM_A8SRAM_A9SRAM_A10SRAM_A11SRAM_A12SRAM_A13SRAM_A14SRAM_D0SRAM_D1SRAM_D2SRAM_D3SRAM_D4SRAM_D5SRAM_D6SRAM_D7SRAM_WEnVCC3.30.1uFC22图2.102.11与MCU接口电路这部分电路是预留给单片机的，因为单片机一般是5V电压，所以我们 14  在单片机接口和EPM240之间加上了两块74LV4245进行信号点评转换。其详细的接口协议可以参考我们的实验十二，因为只是预留出来的接口，所以如果用户想做CPLD和MCU的通信实验，需要自己动手搭建一个单片机平台，然后用一根DC2×8的排线连接即可进行通信，如果对于这部分内容有什么问题，我们将提供技术支持。M_CSnM_RSM_WRnM_RDnM_D0M_D1M_D2M_D3M_D4M_D5M_D6M_D712345678910111213141516P2Header8X2VCC5图2.112.12JTAG下载电路这部分其实很简单，用户要