数电课程设计

华南理工大学广州学院电子信息工程系1华南理工大学广州学院数字电路课程设计报告题目：简易数字频率计电路设计专业：电子信息工程系自动化班级：3班姓名：陈柏灏同组队员：许子杰、叶杰盛、陈康明陈柏灏、游展辉、吴贵义学号:201038787163日期：2011.12.25华南理工大学广州学院电子信息工程系2设计目的1.了解数字频率计测量频率与测量周期的基本原理2.熟练掌握数字频率计的设计与调试方法及减小测量误差的方法一．设计要求和设计指标：要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1.测量范围：1Hz——9.999kHz,闸门时间1s10Hz——99.99kHz,闸门时间0.1s100Hz——999.9kHz,闸门时间10ms1kHz——9999kHz,闸门时间1ms2.显示方式：四位十进制数3.当被测信号的频率超出测量范围时，报警二．总体框图设计三．功能模块设计和原理说明（1）.放大整形电路由于被测信号一般是模拟信号，所以首先需将被测信号放大整形，使被测信号变换为频率与其相同的矩形脉冲信号，通过测量脉冲信号的频率就得到了被测信号的频率。电路组成放大电路使用线性集成电路，根据喜欢的最高频率10kHz,可选华南理工大学广州学院电子信息工程系3LM358，LM324，MA741，这里选用LM358。用二极管限幅将被测信号0.5V~5V，限制在0.5V~0.7V之间，经过2倍放大，得到1V~1.4V的信号。该信号经过施密特触发器整形得到同频率的矩形脉冲，施密特触发器选用74LS14。由反相放大器有Av=-Rf/R1=2，选R1=10k,则Rf=20k。限幅二极管选用IN4148。0.5～5V的被测信号经二极管限幅后交流放大74LS14整形后输出同频率的脉冲信号，通过测量脉冲信号的频率，就得到了被测信号的频率。（2）.时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间为1s）。为了测量频率，应有个时间标准，把1s内通过的脉冲个数记录下来，就得出被测信号的频率。这个时间标准由秒脉冲发生器产生，它产生一个宽度为1s的矩形脉冲去控制门电路，把门打开1s，在这段时间内，来自整形电路的矩形脉冲可以通过门电路进入计数器。计数器累计的脉冲个数就是被测信号，在1s内的重复次数，就是彼此信号频率。时基电路可由晶体振荡器和多次分频获得，也可用多谐振荡器产生1s的正方波，这里采用由555时基电路组成的多谐振荡器。由该电路的工作原理可知，正方波宽度T1的公式T1=0.7（R1+R2）C,负方波宽度T2=0.7R2C。根据设计要求，测量时间t≦1.5s,选T2=0.5s,周期T=T1+T2=1+0.25=1.25s。若振荡器的频率fo=1/(t1+t2)=0.8Hz,则振荡器的输出波形如图1-2b中的波形II所示，其中t1=1s,t2=0.25s。由式t1=0.7(R1’+R2)C(R1’为R1与RP接入电路的实际值之和)和t2=0.7R2C,可计算出电阻R1’,R2及电容C的值。若取电容C=10uf,则R2=t2/(0.7C)=35.7kΩ,取标称值36kΩ。R’1=t1/(0.7C)-R2=107kΩ取标值R1=47kΩ,Rp=1000kΩ。（3）.逻辑控制电路在时基信号1s结束时，必须将计数器累计的脉冲个数锁存，经译码，显示出来，必须在1s信号结束时产生的负跳正脉冲（上升沿）锁存信号，送到锁存器CP端。在下次计数前必须清零，即锁存后用锁存信号负跳产生清零信号送到计数器清零端。电路采用两级单稳态电路，可采用74LS121，74LS122，74LS123，这里选用74LS123。根据图1-12b所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号IV，锁存信号IV的负跳变又用来产生清零信号V。脉冲信号IV和V可由两个单稳态触发器74LS123产生，他们的脉冲宽度由电路的时间常数决定。74LS123是一个双单稳态触发器，每个触发器的功能如表2-31所示。触发器的输出输入波形关系如图2-32所示。输入脉波B1触发后还可以借助B2再触发，是输出脉冲，故称为可重触发。由图2-32可见，未加重触发脉冲时的输出端Q的脉宽为tw1，加重触发脉冲后的脉宽变为tw2。即Tw2=T+tw1。对于74LS123：Tw1=0.45RextCext式中，Rext为其外接定时电阻，Cext为其外接定时电容。74LS123功能表华南理工大学广州学院电子信息工程系4输入输出CLRABQQ_0××01×1×01××00110↑1↓1↑01可重触发单稳态触发器的输出输入波形由74LS123组成的逻辑控制电路如图2-33所示。设锁存信号IV和清零信号V的脉冲宽度tw相同，tw=0.02s,则由式得：Tw=0.45RextCext=0.02s若取Rext=10kΩ，则Cext=tw/(0.45Rext)=4.4uF,取标称值4.7uF。由74LS123的功能表可得，当1RD_____=1B=1,触发脉冲从1A端输入时，在触发端的负跳变作用下，输出端1Q可获得一正脉冲，采用相同的连接可在2端获得一负脉冲，其波形关系正好满足图1-12b所示波形IV和V的要求。动手复位按钮SB按下时，计数器清零。（4）锁存器根据题意频率值由4位数字显示，则技术器相应地应该是10000进制。10000进华南理工大学广州学院电子信息工程系5制计数器可由4片74LS90构成，即每一片连成十进制，则4片级连构成10000进制。锁存器的作用是将计数器在1s结束时所记得的数进行锁存，是显示器上能稳定地显示此时计数器的值送译码显示器。选用8位锁器74LS273可以完成上述功能，当时钟脉冲CP正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变，所以在计数期间，计数器的输出不会送到译码显示器。（5）报警电路用4位数字现实，最高显示为9999。超过9999就要求报警，即当千位达到9（即1001）时，如果百位上再来一个时钟脉冲（即进位脉冲），就可以利用此来控制蜂鸣器报警。四．主要元器件的选择定时器555:1片74LS14：1片74LS123：2片74LS90：4片74LS237：2片74LS48：4片8段发光数码显示器：4个五．总电路图根据实验要求设计试验总装图如下：华南理工大学广州学院电子信息工程系6利用altumdesigner设计的PCB板和proteus仿真图如下GNDGNDU474LS273N1D32D43D74D85D136D147D178D18~CLR1CLK111Q22Q53Q64Q95Q126Q157Q168Q19U574LS273N1D32D43D74D85D136D147D178D18~CLR1CLK111Q22Q53Q64Q95Q126Q157Q168Q19U674LS90NQA12QB9QD11QC8INB1R916R927R012INA14R023U774LS90NQA12QB9QD11QC8INB1R916R927R012INA14R023U874LS90NQA12QB9QD11QC8INB1R916R927R012INA14R023U974LS90NQA12QB9QD11QC8INB1R916R927R012INA14R023VCC5VJ1Key=Space1716151413121110987654321J2Key=NJ3Key=BGND66VCC5VGNDVCCGND67GNDGNDU14ABCDEFGCKHU15ABCDEFGCKHU16ABCDEFGCKHU17ABCDEFGCKHU1074LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U1174LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U1274LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U1374LS48NA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO418192021222324262728293031323334353637383940414546474849505152535455565758596061626364656869VCCGND华南理工大学广州学院电子信息工程系7六．本设计改进建议1.焊接元器件应该规范操作，避免不规范焊点造成的电路问题。2.器件不是很好，个别器件是坏的，由于没有检查造成坏器件焊接到了电路当中，不要嫌麻烦去测试每一个小元器件。3.作品利用PCB双面制板，可能当中有错误的操作，导致作品有些地方失灵，所以以后需要更仔细的去做好每一个环节，避免小错误带来的大麻烦。4.要先用仿真软件仿真成功后再去制板，应脚踏实地，不应急功近利，以科学严谨的学习作风对待每一次实验。5.先使用面包板对电路与元器件进行检测，避免不必要的繁杂的调试，浪费更多时间。七.总结（感想和心得等）在这次的课程设计中，体会到电路设计思想，从中也锻炼到对原理图，与PCB版的制作，对将来面对工作所面临的问题有所帮助，将促进或加深对以后的学习激情与态度。