时序逻辑电路计数器

三、计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按时钟控制分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器21.3.2二进制计数器计数器计数容量、长度或模的概念计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：823M00001111/14位二进制同步加法计数器：000111/11624Mn位二进制同步加法计数器：nM2一、二进制同步计数器(一)3位二进制同步加法计数器FF2、FF1、FF0Q2、Q1、Q0设计方法一：000/0001010011100101/0/0/0/0110/0111/0/1nnnQQQ012/C排列：[解]选用下降沿触发的JK触发器时钟方程CPCPCPCP210输出方程nnnQQQC012状态方程0001111001nQ2nnQQ0110nQ1011nQ0111000001111001nQ2nnQQ0101111000010QQn010111QQQQQn12nQ0001111001nQ2nnQQ0100101011010QQn010111QQQQQn012021212QQQQQQQQnJK触发器特性方程nnnQKQJQ1100KJ011QKJ求驱动方程，得0122QQKJ逻辑图CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2串行进位触发器负载均匀(四)集成二进制同步计数器（掌握）1.集成4位二进制同步加法计数器1234567816151413121110974161VCCCOQ0Q1Q2Q3ETLDCRCPD0D1D2D3EP地引脚排列图逻辑功能示意图74161Q0Q1Q2Q3EPLDCOCPETCRD0D1D2D3000000110011CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D01)74LS16174161功能表输入000输出3210DDDDDETEPLDCPR1n31n21n11n0QQQQ0×10×3210dddd3210dddd×××××××0111×××××××××××××101××1101计数保持保持××D触发器构成的T触发器(D=Q)，——下降沿触发若改用上升沿触发的D触发器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C5.2.3十进制计数器（8421BCD码）（掌握）一、十进制同步计数器(一)十进制同步加法计数器**0123QQQQ00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图时钟方程输出方程00000000Q3nQ2nQ1nQ0n000111101000011110CCPCPCPCPCP3210nnQQC03CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3Q1nQ0nQ3nQ2n0001111000011110Q3n+1Q2n+1Q1n+1Q0n+10001010110010000001001100100100000110111nnQQ010nnnnnnQQQQQQ0101311nnnnnnnnQQQQQQQQ021201212nnnnnnQQQQQQ0301213状态方程选择下降沿、JK触发器驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n,K3=Q0n逻辑图检查能否自启动将无效状态10101111代入状态方程：101010110100111011111000110010110100能自启动nnQQC03(四)集成十进制同步计数器（**）74160、741621234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCRCPD0D1D2D3CTP地(引脚排列与74161相同)异步清零功能：0CR(74162同步清零)同步置数功能：1CR0LDCP同步计数功能：1LDCR1PTCTCTnnQQCO03保持功能：nnQQCTCO03T0PTCTCT1TCT进位信号保持0TCT进位输出低电平1.集成十进制同步加法计数器123456714131211109874290S9AS9BQ2Q1地VCCR0BR0ACP1CP0Q0Q3二、十进制异步计数器（掌握）(三)集成十进制异步计数器异步清零功能S9AS9BQ0Q1Q2Q3R0BR0AM1=2M1=5CP0CP1110000异步置“9”功能111001异步计数功能M=2CPCP00QM=5CPCP1123QQQM=10CP010,QCPCPCP0123QQQQCPCP21.2寄存器寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器21.2.2移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入动画1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲786动画四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码动画右移移位寄存器5.2.4N进制计数器方法用触发器和门电路设计用集成计数器构成)102(4MM或清零端置数端(同步、异步)一、利用同步清零或置数端获得N进制计数思路：当M进制计数到SN–1后使计数回到S0状态2.求归零逻辑表达式；1.写出状态SN–1的二进制代码；3.画连线图。步骤：[例]用4位二进制计数器74163构成十二进制计数器。解：1.013QQQCR111SSN013QQQLD或=10112.归零表达式：3.连线图74163Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR1&同步清零同步置零二、利用异步清零或置数端获得N进制计数当计数到SN时，立即产生清零或置数信号，使返回S0状态。（瞬间即逝）思路：步骤：1.写出状态SN的二进制代码；2.求归零逻辑表达式；3.画连线图。[例]用二-八-十六进制异步计数器74197构成十二进制计数器。110012S23QQCR23QQLD或74197Q0Q1Q2Q3CP0D0D1D2D3CRCPCP1LDCT/&状态S12的作用：产生归零信号异步清零异步置零(二)计数容量的扩展1.集成计数器的级联74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO01616=25674290(个位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290(十位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q31248102040801010=1002.利用级联获得大容量N进制计数器1)级联N1和N2进制计数器，容量扩展为N1N2N1进制计数器N2进制计数器CP进位CCP[例]用74290构成六十进制计数器74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q3N1=10N2=6个位十位异步清零个位芯片应逢十进一60=610=N1N2=N