北京理工大学数电期末试卷(含答案)

1课程编号：ELC06011北京理工大学2010-2011学年第二学期2009级数字电子技术基础B期末试题A卷注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。班级学号姓名成绩一、（20分）填空1．在如下门电路中，哪些输出端能够直接互连bcde。若输出端不能互连，为什么？输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件67a）普通TTL门电路；b）普通CMOS门电路；c）OC门；d）三态输出门；e）OD门。2．一个4位D/A转换器的分辨率为1/151/（2^n-1），若参考电压VREF=6V，当输入码为0110时，输出电压为6/16*(8*0+4*1+2*1+1*0)=2V。3．存储容量为2K×8位的随机存储器，地址线为11（2的几次方就是十几根）根，数据线为8根；若用1K×4位的RAM来实现上述存储容量，需要4片。4．A/D转换器一般需要经过采样、保持、量化、编码4个过程。5．单稳态触发器输出脉冲的频率取决于，输出脉冲的宽度取决于。6．施密特触发器有2个稳定状态，单稳态触发器有1个稳定状态，多谐振荡器0个稳定状态。7．ROM设计的组合逻辑电路如图T1所示，写出逻辑函数0Y和1Y的表达式。0Y=∑(m1,m2,m6)，1Y=∑(m0,m1,m5)。2AB0Y1Y0W1W2W3WC4W5W6W7W图T1二、（10分）将下列各式化简为最简与或式，方法不限。1．CDDACABCCAF12．CDBBCDACBADCABF2，约束条件：B̅C̅+A̅CD̅=0答案略三、（10分）已知图T3中（a）（b）（c）为TTL门电路，（d）（e）为CMOS门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。ILV1001YABCDRVCCY2ILV3YIHV0（a）高电平VL代表低电平（b）cmos，ABCD（c）高阻TG4YAB015YIHVk10（d）CMOS高阻（e）高电平图T3四、（10分）3试用一片4位并行加法器74LS283（图T4）和异或门设计一个加/减法运算电路。当控制信号M=0时，实现输入的两个四位二进制数相加（Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0）；当M=1时，实现输入的两个四位二进制数相减（Y3Y2Y1Y0=A3A2A1A0-B3B2B1B0）。A3A2A1A0B3B2B1B0CICOS3S2S1S074LS283图T4关键：减法为补码+1A3A2A1A0B3B2B1B0CICOS3S2S1S074LS283M异或异或异或异或ABCD4五、（10分）编码器74LS148和数据选择器74LS151构成的逻辑电路如图T5所示，当输入7654321000001010DDDDDDDD，7654321011111111DDDDDDDD，试分别写出所示电路输出F的表达式（要求有分析过程）。74LS148和74LS151功能表分别如表T5-1和T5-2所示。0A1A74151LSEN2A0D1D2D3D4D5D6D7DY0Y1YS74148LSSYEXY2Y0I1I2I3I4I5I6I7IABCDEFGH0D1D2D3D4D5D6D7DF00图T5表T5－274LS148功能表输入输出S0I1I2I3I4I5I6I7I2Y1Y0YSYEXY1××××××××11111011111111111010×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×01111111101000111111111110个人建议将常用器件逻辑关系式记下来可以知道74LS148编码器，74LS151数据选择器对于数据选择器简单可知，例如输出D0就是A2A1A0,对于D1就是A2A1A0那么我们简单写出其逻辑表达式表T5－174LS151功能表输入输出EN2A1A0AY1×××00000D00001D10010D20011D30100D40101D50110D60111D75F=EN(D0A1A2A0+D1A2A1A0.....略)接下来是编码器观察其输出为0的点Y2=I7+I6I7+I5I6I7+I4I5I6I7其余同理，不做赘述分别代入D0-D7，得到输出六、（15分）电路如图T6所示，其中k10RR21，F.C10。1．说明555定时器构成电路的名称，计算输出ou的频率of，并计算输出ou的占空比q。多谐振荡器，占空比q=R1/(R1+R2)f=1/[(R1+2*R2)*C*ln2]2．分析由触发器FF0、FF1、FF2构成的时序电路的功能，要求写出驱动方程、状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。84531267VCCR1R2VD1VD2CuoC1QQ1DC1QQ1DC1QQ1DY555FF0FF1FF2Q0Q1Q210k10k0.1F图T6首先是D触发器，Qn+1=D先写出Q0，Q1，Q2，以及D0，D1，D2D0=Q1Q2D1=Q1⊕Q2D2=Q0Q2Q0n+1=Q1nQ2nQ1n+1=Q1n⊕Q2nQ2n+1=Q0nQ2n列出真值表Q0nQ1nQ2nQ0n+1Q1n+1Q2n+10000010010100100116011100100000弥补不全的101010110010111100画出状态转换图因为形成环路，可以自启动功能相当于五进制计数器输出Y=Q0n七、（15分）图T7所示是用两片四位同步二进制加法计数器74LS161接成的计数器。74LS161的功能表见表T7所示。1．试分析电路接成的是几进制计数器，两片之间是几进制？2．是同步计数器还是异步计数器？异步（CP非同一时钟）3．输出Y与脉冲CP的频率比？1:164．画出第二片74LS161（II）的状态转换图。PCTTCTCPCOLDCR）（I161LS740Q1Q2Q3Q0D1D2D3DPCTTCTCPCOLDCR）（II161LS740Q1Q2Q3Q0D1D2D3DCCVCPY图T77表T774LS161的功能表CPCRLDPCTTCT工作状态01111011101011置零预置数保持保持（但CO=0）计数其中：0123TQQQQCTCO片I的Q2与片II的Q2都为1时置零，片1进位时激活片2，那就是说片I从0000----1111片2走1，不难看出片2为0100时，片1为0100时置零，那就是4X16+4=68位，片1为16位，片II为4位8八、（10分）试用JK触发器设计一个三位计数器，其状态转换表如表T8所示。（要求写明设计过程）。计数顺序电路状态进位输出C3Q2Q1Q000001001020110301004110051110610107100180000表T8参考书上P156进位CO=Q2Q1Q0利用JK触发器Qn+1=JQn+KQn根据时序图做卡诺图000111100001（对应n+1）0110101101000100101111观察JK触发器公式我们分别对Q2，Q1，Q0Q2000111100000110111Q2n+1=Q0Q2nQ1n+1=Q0Q1nQ0n+1=Q1Q0n+Q1Q0n9代入J2=1K2=Q0J1=Q0K1=1J0=Q1K0=Q1连接略..........我是红领巾，别谢我CO