1第六章时序逻辑电路

第6章时序逻辑电路§本章节主要内容§6.1时序逻辑电路概述§6.2时序逻辑电路分析时序逻辑电路分析步骤寄存器、移位寄存器同步计时器异步计数器§6.3时序逻辑电路设计时序逻辑电路设计步骤总目录总目录§6.1时序逻辑电路概述数字电路按逻辑功能的不同特点，分为两大类，一类称为组合逻辑电路，简称组合电路。在第4章已经介绍。另一类称为时序逻辑电路，简称时序电路。时序逻辑电路任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。例如：拉线开关有记忆、而计算机的复位开关就没有记忆若时序电路中所有触发器在同一时钟作用下使能,叫做同步时序电路,否则就是异步时序电路。组合逻辑电路（第三章内容）——无记忆时序逻辑电路——有记忆任何一个时刻的输出，仅取决于当时的输入，而与电路以前的状态无关任何一个时刻的输出，不仅与当时的输入有关，还与电路以前的状态有关分析时序逻辑电路的一般步骤：6.1时序逻辑电路的分析方法1．由逻辑图写出下列方程时钟方程输出方程驱动方程2．将驱动方程代入相应触发器的特性方程，求状态方程3．根据状态方程和输出方程，设定初态,计算状态转换表，画出状态转换图、时序图（在异步电路中应注意使能条件）4．根据状态转换表或状态转换图，说明给定时序逻辑电路的逻辑功能时序电路的结构特点时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出。X(x1，x2，…，xi)——输入信号Y(y1，y2，…，yj)——输出信号Z(z1，z2，…，zk)——存储电路的输入信号Q(q1，q2，…，qL)——存储电路的输出信号组合逻辑电路存储电路x1x2xiy1y2yjz1zkq1qL时序电路分类按照存储单元状态变化的特点类同步时序电路，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。异步时序电路，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。按照输出信号的特点，时序电路可分为米里型（mealy）和摩尔型（moore）两种。§6.2时序逻辑电路分析1.根据给定的逻辑电路图，写出每个触发器的驱动方程，时钟方程和电路的输出方程。2.求出电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。4.确定时序电路的逻辑功能。例:试分析下图所示时序逻辑电路的逻辑功能,J1=Q2Q3，K1=1J2=Q1，K2=Q1Q3J3=Q1Q2，K3=Q21、根据图可写出电路的驱动方程：3、写出输出方程为：Y=Q2Q32、将驱动方程代入JK触发器的特征方程Q*=JQ+KQ中，得状态方程为：Q1*=Q2Q3Q1Q2*=Q1Q2+Q1Q3Q2Q3*=Q1Q2Q3+Q2Q3J1=Q2Q3，K1=1J2=Q1，K2=Q1Q3J3=Q1Q2，K3=Q2由于电路每一时刻的状态都和电路的历史情况有关的缘故,所以我们有必要将在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。Q1*=0•0•0=1•1=1Q2*=0•0+0•0•0=0Q3*=0•0•0+0•0=0Y=0•0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：又以Q3Q2Q1=001为初态，代入状态方程和输出方程得：又以Q3Q2Q1=010为初态，代入状态方程和输出方程得：又以Q3Q2Q1=010为初态，代入状态方程和输出方程得：Y=0Y=0最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。结果发现，Q3Q2Q1的状态组合共有8种，而根据上述计算过程列出的转换表中只有7中状态，缺少Q3Q2Q1=111这个状态，将此状态代入到状态方程中计算得到Q*3Q*2Q*1=000，将这个计算结果补充到表中以后，才得到完整的状态转换表。如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。若电路初态为111，代入方程得：Q3Q2Q1=000，Y=1CPQ3Q2Q1Y00000100102010030110410005101061101700000111110000状态转换图：更形象表示时序电路的逻辑功能。→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1代表状态时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。tQ1tQ2tQ3tYtCPCPQ3Q2Q1Y00000100102010030110410005101061101700000111110000n01QMJ{{n10QMJ1K01K1例5-2：试分析下图所示时序逻辑电路（2）写输出方程：本例除Q1、Q0外没有其他输出，无输出方程解：该电路为同步时序逻辑电路，时钟方程可以不写（1）写出驱动方程：1=1F1JC1KQQ=1F0JC1KQQ1Q1Q0MCP（3）求状态方程（即各触发器的次态）（4）状态转换表及状态图n1n0n11n111n1Q)Q(MQKQJQn10QMJn0n1n00n001n0Q)Q(MQKQJQ1K01K1n01QMJn1Qn0Q1n0Q1n1Q00001M00110010000110011001101001001011100Q1Q011M=0时M=1时00011010010011nn1nQKQJQ该电路是一个能自启动的可逆3进制计数器1100011010010011M=0时M=1时（5）给定时序逻辑电路的逻辑功能无效状态无效状态自启动自启动有效循环有效循环M=03进制加法计数器，能自启动M=13进制减法计数器，能自启动例5-2：试分析如图所示的时序逻辑电路解：（1）写出驱动方程：n011QKJ1KJ00n0n122QQKJn0n00n001n0QQKQJQn0n1n0n1n11n111n1QQQQQKQJQn0n1n2n0n1n2n22n221n2QQQQQQQKQJQ（2）写输出方程：n0n1n2QQQC（3）求状态方程：{F2JC1KQQF0JC1KQQQ2Q0JC1KQQF1Q1&1CCPnn1nQKQJQCPCn0n1n2QQQ1n01n11n2QQQ（4）状态转换表、状态转换图10000010000/C001/0010/00111011001101111n01n11n2QQQ20010100301001104011100051001010610111007110111081110001（5）时序图CPQ12345678QQC000/0001/0010/0011/0100/0101/0110/0111/1000/0QQQ/Cn0n1n2QQQn01n0QQn0n1n0n11n1QQQQQ/0/0/0/0/0/1n0n1n2n0n1n21n2QQQQQQQn0n1n2QQQC（6）电路的功能CPQ12345678QQC000/0001/0010/0011/0100/0101/0110/0111/1000/0QQQ/C同步八进制（3位二进制）加法计数器000001/0010/0011101100110111/0/0/0/0/1进位信号Q0对CP二分频C对CP八分频Q2对CP八分频Q1对CP四分频/0思考时钟的时针、分针、秒针之间的关系和计数器的关系§6.3时序逻辑电路设计设计原则据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。设计步骤1、逻辑抽象，得出状态转换图（表）①分析因果关系，确定输入变量，输出变量②确定电路的状态数③定义逻辑状态含意，将电路状态之间的转换关系找出来2、状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。设计步骤3、状态分配：确定触发器的数目n，取2n-1N2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。4、选定触发器类型，求出输出方程，状态方程（次态方程）和驱动方程。5、根据求出的输出方程和驱动方程画出逻辑电路图。6、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。例１设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。C——进位信号，C＝1为有进位输出，C＝0为无进位输出十三进制计数器应有13个状态：S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1由于23N≤24,所以取n=4,用4个触发器，取0000~1100为S0~S12的编码Q3Q2Q1Q0S0000000S1000101S2001002S3001103S4010004S5010105S6011006S7011107S8100008S9100109S101010010S111011011S121100112状态顺序状态编码进位输出C等效十进制数画出表示次态逻辑函数和进位输出函数的卡诺图:Q1Q0Q3Q20001/00010/00100/00011/00101/00110/01000/00111/00000/1XXXX/XXXXX/XXXXX/X1001/01010/01100/01011/00001111000011011Q1Q0Q3Q20001/00010/00100/00011/00101/00110/01000/00111/00000/1XXXX/XXXXX/XXXXX/X1001/01010/01100/01011/00001111000011011Q3n+1=Q2Q1Q0+Q3Q2Q2n+1=Q2Q1Q0+Q3Q2Q1+Q3Q2Q0Q1n+1=Q1Q0+Q1Q0Q0n+1=Q3Q0+Q2Q0C=Q3Q2将以上5个卡诺图化简得：若选用JK触发器,则将状态方程转换为Qn+1=JQ+KQ标准形式.若选用JK触发器,则将状态方程转换为Qn+1=JQ+KQ标准形式.J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1约束项可以当0，J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1JKF0C1JKF1C1JKF2C1JKF3C11CP&&1C&为验证电路的逻辑功能是否正确,可将0000作为初始状态代入状态方程依次计算,所得结果应与以上所列的状态转换表相同。最后应检查电路的自启动。将3个无效状态1101、1110和1111分别代入状态方程计算，所得次态分别为0010、0010和0000，故电路能自启动。设计一