数字逻辑实验报告-电子科技大学

电子科技大学软件工程专业类课程实验报告课程名称：学院：专业：学生姓名：学号：指导教师：评分：日期：2015年6月9日电子科技大学实验报告一、实验名称基本门电路的功能和特性及其组合电路逻辑实验二、实验目的三、实验内容（1）部分TTL门电路逻辑功能验证测试其真值表及其简单组合电路的真值表。（2）组合逻辑电路设计之全加器或全减器用74LS86（异或）和74LS00（与非）搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。电子科技大学四、实验设备和器材（1）数字逻辑试验箱（2）导线若干（3）集成器件：74LS00（与非）74LS04（非）74LS86（异或）五、实验原理（1）组合逻辑电路分析方法（2）组合逻辑电路设计方法A.逻辑抽象分析事件的因果关系，确定输入变量和输出变量。B.逻辑赋值定义逻辑状态的含义，即以“0”、“1”分别表示输入和输出的不同状态。C.根据因果关系列出真值表D.化简或变换后，得到逻辑函数表达式E.画出逻辑电路图（3）全加器或全减器设计图1-11111iiiiiiiiiiiiiCBACBACBACBAS电子科技大学图1-2图1-3六、实验步骤（1）在实验箱上插入相应的逻辑门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑门特性验证实验，将门的逻辑特性制成表格。（2）用74LS00连接电路如下图所示，并把输入端接实验箱的逻辑开关，输出端接发光二极管，在MNXY各种输入组合下，观测输出F，并记录下来，写出F=f(M,N,X,Y)的逻辑表达式。图1-4（3）用74LS86和74LS00搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。电子科技大学七、实验记录1、部分TTL门电路逻辑功能验证（1）异或门此实验在实验箱上插好74LS86与非门芯片，连接好电源、地线、两个输入端、一个输出端，最后打开电源即可。异或门记录图图1-5和图1-6异或门真值表表1-1（2）与非门此实验在实验箱上插好一个74LS00与非门芯片，连接好电源线、接地线、两个输入端、一个输出端，最后打开电源即可。与非门记录图图1-7和图1-8与非门真值表表1-2电子科技大学（3）简单组合电路实验设计实验设计真值表表1-3此实验需要一个插上一个异或门、非门芯片，连接电源线、接地线、两个输入、一个输出，最后打开电源即可。简单组合电路记录图图1-9和图1-102、组合逻辑电路设计之全加器或全减器此实验需要插上74LS00与非门和74LS86异或门两个芯片。连接三个输入端、两个输出端、电源线、接地线，最后打开电源记录实验。全加器记录图图1-11和图1-12全加器真值表表1-4电子科技大学八、总结分析这是我们第一次实验，有很多的不懂，不明白，但是在李晓瑜老师的帮助下，我们比较快的完成了实验。我们了解了实验箱的基本构造，了解了芯片的结构，从而使我们在实验中非常顺畅地做完了我们的实验。每个芯片有不同个数的输入输出，对应着不同的引脚，必须牢记芯片的逻辑结构才能正确使用芯片。在实验的过程中，有的电路可能非常复杂。繁多的线路很有可能导致你电路线连接出错。在连线时，应该小心谨慎，仔细分析，认清每一根线的起点和终点。另外芯片是非常脆弱的，在插拔的时候要格外小心，一不小心你就可能会损坏你的芯片，甚至被芯片锋利的引脚伤到。所以在做实验时必须注意安全问题，不能因为冲动，盲目就什么也不顾。在这次实验中，我觉得更重要的是合作。我们三人一组共同完成我们的实验。在实验的完成中，我们每个人都积极参与，发挥着自己的团队作用。我们一起梳理实验线，我们一起分析电路图，我们一起插拔芯片。在团队的合作中我们快速的完成了实验，这也让我们懂得了团队的力量。九、附加题：用二输入与非门实现三输入与非门实验设计：此实验需要一个74LS00与非门和一个74LS04非门，三个输入端和一个输出端，最后打开电源即可。附加题真值表表1-5附加题逻辑电路图图1-12电子科技大学三输入与非门软件工程专业类课程实验报告课程名称：数字逻辑设计学院：专业：学生姓名：学号：指导教师：评分：日期：2015年6月9日电子科技大学电子科技大学实验报告一、实验名称：数值比较器和计数器实验二、实验目的：三、实验内容（1）一位数值比较器设计用74LS86（异或）、74LS00（与非）和74LS04（非）搭出一位数值比较器电路，画出其逻辑电路图，并验证它的运算。（2）时序逻辑电路设计之计数器用74LS161和其他逻辑门器件搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其逻辑电路图，并验证它的运算。四、实验设备和器材（1）数字逻辑试验箱（2）导线若干（3）集成器件：74LS00（与非）、74LS04（非）、74LS86（异或）74LS161（4位二进制同步计数器）五、实验原理（1）一位数值比较器设计一位数值比较器真值表表2-1（2）60进制计数器设计BAF1ABBAF2BAF3电子科技大学功能表表2-2集成计数器74LS161的应用1、构成任意进制计数器(1)预置数法例1：用74LS161利用预置数法构成模12加法计数器。LD：预置数控制端（同步）；示意图图2-1示意图图2-22、集成计数器的级联例3：用74LS161构成256进制加法计数器。256进制加法计数器图2-3六、实验步骤电子科技大学（1）一位数值比较器：用74LS00、74LS04、74LS86搭出一个一位数值比较器，画出器设计逻辑图，并验证他的运算。（2）用74LS161搭建一个60进制数值比较器，并将结果输出7段数码管显示出来，画出其逻辑设计图，并验证他的运算。七、实验记录（1）一位数值比较器：此实验需要一个74LS86异或门、一个74LS04非门、一个74LS00与非门，连接好电源线、接地线、两个输入端、三个输出端。一位数值比较器逻辑结构图图2-4一位数值比较器图2-5和图2-6（2）时序逻辑电路设计之计数器60进制计数器逻辑电路图图2-760进制计数器记录图图2-8和图2-9八、总结分析对于74161来说，将16进制计数器变为小于16进制计数器的方法有两种，一种是将输出信号经门电路处理后反馈到异部清零端CR，另一种是反馈但置数端LD。