您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 综合/其它 > 数字电子时钟--课程设计
电子课程设计说明书设计题目数字电子钟机械工程学院专业班级学号学生姓名指导教师设计时间目录引言………………………………………………………11统设目的与要求………………………………………12功能原理………………………………………‥…12.1数字总的基本原理………………………………‥12.2原理框图……………………………………………23功能模块……………………………………………23.1振荡电路…………………………………………………23.2秒计数电路……………………‥……………………23.3分计数电路………………………………………………33.4时计数电路…………………………‥…………………33.5校时电路…………………………………………………44系统电路总图…………………………………………45经验体会………………………………………………5参考文献…………………………………………6引言数字钟是一种用数字电路技术实现时、分、秒计时的装置,在生活中得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。因此,我们此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.设计目的与要求1.1设计目的掌握数字电子钟的设计、组装与调试方法。熟悉集成电路的使用方法。1.2设计要求(1)设计一个有“时、分、秒”(23小时59分59秒)显示、且有校时功能的电子钟。(2)用中小规模集成电路组成电子钟,并在试验箱上进行组装、调试。(3)画出框图和逻辑电路图,写出设计、实验总结报告。2.功能原理2.1数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号,作为数字种的时间基准,要求震荡频率为1HZ,为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”,秒计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。2.2原理框图3.功能模块3.1振荡电路多谐振荡器也称无稳态触发器,它没有稳定状态,同时无需外加触发脉冲,就能输出一定频率的矩形波形(自激振荡)。用555实现多谐振荡,需要R1,R2和电容,并接+5V的直流电源。振荡周期:T=0.69(R1+2R2)C其中当R1=5K,R2=4.7K,C=100uF时,T=0.9936s3.2秒计数电路秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器74LS192设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功能。利用74LS192和74LS00设计6进制计数器显示秒的十位,当十位计数器由0增加到5时利用74LS00与门产生一个高电平接到个位、十位的74LS192的清零端,同时产生一个脉冲给分的个位。60进制--秒计数电路3.3分计数电路分的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。分的个位部分的设计:来自秒计数电路的进位脉冲使分的个位加1,利用十进制计数器74LS192设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功能。利用74LS192和74LS00设计6进制计数器显示秒的十位,当十位计数器由0增加到5时利用74LS00连接与门产生一个高电平接到个位、十位的74LS192的清零端,同时产生一个脉冲给时的个位。60进制--分计数电路3.4时计数电路来自分计数电路的进位脉冲使时的个位加,个位计数器由0增加到9是产生进位,连在十位计数器脉冲输入端CP,当十位计到2且个位计到3是经过74LS00接成的与门产生一个清零信号,将所有74LS192清零。24进制--时计数电路3.5校时电路数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用轻触开关来实现校时功能,轻触开关的一端接高电平,另一端接时或分的个位74LS192的CPU,当按下轻触开关时,时或分的个位就会加1,这样就能实现校时功能。4.系统电路总图5.经验体会通过这次对数字时钟的设计作,让我了解了电路设计的基本步骤,也让我了解了关于数字钟的原理与设计理念。在设计系统过程中,我们力求以简单的硬件电路,较少的元器件和较简单易懂的理论来实现要求的设计。当然我们也遇到过很多困难,比如,在查找资料的过程中,有一些芯片由于太新或太久而一时无法找到相应的资料,就只能想办法找到其他的芯片来代替或者请教别的同学;再用万能版板焊接元器件过程中存在很多虚焊需要检查多次。电路的连接线路较复杂,比较难检查也较易损坏,但最终我们还是完成了此次的设计。通过这次的实践学习,让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻印象。参考文献电工电子实验与计算机仿真.下/邹其洪主编.-2版.-北京:电子工业出版社,2008.5●电子技术基础.数字部分/康华光主编;华中科技大学电子计数课程组编.-5版.-北京:高等教育出版社,2006.1●电子技术基础.模拟部分/康华光主编;华中科技大学电子计数课程组编.-5版.-北京:高等教育出版社,2006.1
本文标题:数字电子时钟--课程设计
链接地址:https://www.777doc.com/doc-6336196 .html