第六章内存储器接口

第六章内存储器接口（6学时）第四节16位、32位及64位机存储器系统退出第一节内存储器件(2学时)知识概述第二节地址译码(2学时)第三节内存储器扩展技术(2学时)塞杰翱拙碰沈泄桶靖葫栅逞吟酿辖丧舜撅凤众踏彰蜜粒删霞摔棺禹为协哦第六章内存储器接口第六章内存储器接口第一节内存储器件6.1.1内存储器概述退出1.存储器有两种基本操作—读和写。2.所有的存储芯片都设有地址引脚、数据引脚、读、写控制脚及片选脚。絮昏捆耻拖斡弘电花橇息茫石稍谆钟曲庸镍慑涉诌倾遣掘官筷译拦春烈噬第六章内存储器接口第六章内存储器接口6.1.2内存储器的分类退出内存储器ROM双极RAMMOS型RAM掩模式ROM可编程的ROM可擦除PROMRAMSRAMDRAMEPROMEEROM毁汾遇孜歼滚翠胺孟肝睦据蛛置柴献拟臭另垫交祝峡掳嫌瓤榨铁褂瑟众潦第六章内存储器接口第六章内存储器接口6.1.2一、随机存取存储器RAM1.双极型RAM双极型RAM的主要特点：存取时间短，通常为几纳秒到几十纳秒；其集成度低、功耗大，而且价格也较高。2.MOS型RAM用MOS器件构成的RAM又可分为SRAM和DRAM。退出疫狼森线咎抖嚼演缄怯雇伤赚肾钉襄言懂豫胚往痔酉撒恕媳宾放苞列敏每第六章内存储器接口第六章内存储器接口6.1.2二、只读存储器ROM1.掩模式只读存储器这种芯片存储的信息稳定，成本最低。适用于存放一些可批量生产的固定不变的程序或数据。2.可编程ROM用户可以读出其内容，但再也无法改变它的内容。3.可擦除的PROM可擦除的PROM芯片因其擦除的方式不同可分为两类。（1）一是通过是紫外线照射来擦除，这种用紫外线擦除的PROM称为EPROM（2）另外一种是通过电的方法来擦除，这种PROM称为EEPROM芯片内容擦除后仍可以重新对它进行编程，写入新的内容。擦除和重新编程都可以多次进行。退出期盅帅方掂卤港魏痉类示鸵尔驾毕幂溅咨讯澡制燕吵炙菌陵岂练沂惧斡恨第六章内存储器接口第六章内存储器接口6.1.3存储器芯片的主要技术指标1.存储容量存储器芯片的存储容量用“存储单元个数×每存储单元的位数”来表示。当计算机的内存确定后，选用容量大的芯片则可以少用几片，这样不仅使电路连接简单，而且功耗也可以降低。2.存取时间和存取周期存取时间又称存储器访问时间，即启动一次存储器操作（读或写）到完成该操作所需要的时间。CPU在读写存储器时，其读写时间必须大于存储器芯片的额定存取时间。如果不能满足这一点，微型机则无法正常工作。存取周期是连续启动两次独立的存储器操作所需间隔的最小时间。若令存取时间为tA，存取周期为TC，则二者的关系为TC≥tA。退出凤询山廉歼坦搂龙醉酣测参儒瞧也灼党酶眷效募脉当坞捌亡翰切温碰踏涵第六章内存储器接口第六章内存储器接口6.1.33.可靠性目前所用的半导体存储器芯片的平均故障间隔时间约为5×l06～l×108小时左右。4.功耗使用功耗低的存储器芯片构成存储系统，不仅可以减少对电源容量的要求，而且还可以提高存储系统的可靠性。退出始岛浅浅渤脐汞剿蛛客篓爹赛摸呼疚袄柜毙疙幸舀伸悔皑著呻守挡授藤瞻第六章内存储器接口第六章内存储器接口6.1.4随机存取存储器的存储元及外部特性一、静态存储器1.SRAM的存储元静态RAM的基本存储电路（即存储元）一般是由6个MOS管组成的双稳态电路，如图6.1所示。2.SRAM的外部特性6264芯片是一个8K×8bit的CMOSSRAM芯片，其引脚如图6.2所示。A0～Al2:13根地址信号线。一个存储芯片上地址线的多少决定了该芯片有多少个存储单元。通常这13根地址线通常接到系统地址总线的低13位上，以便CPU能够寻址芯片上的各个单元。退出学昔晕捞秦束抚柬舔妆丈讯兽恬奄炒氢拐迸逃讼渐垫晶茵责如盖褂垢显三第六章内存储器接口第六章内存储器接口6.1.4D0～D7:8根双向数据线。对SRAM芯片来讲，数据线的根数决定了芯片上每个存储单元的二进制位数。使用时，这8根数据线与系统的数据总线相连。CS1、CS2：片选信号线。OE：输出允许信号。只有当为低电平时，CPU才能够从芯片中读出数据，通常与系统总线的MEMW相连。WE：写允许信号。当WE为低电平时，允许数据写入芯片，通常与系统总线的MEMW相连。其它引脚：Vcc为+5V电源，GND是接地端，NC表示空端。退出锰揭谚暇妒乃踌厨卉座斯丘蔑叫短维颐七鲤宫藏瞬归忌两之欺欢酉炳梁垛第六章内存储器接口第六章内存储器接口6.1.4二、动态存储器1.DRAM的存储元单管动态存储元电路如图6.3所示。2.DRAM的外部特性图6.4所示为2164A的引脚图，其引脚功能如下：A0～A7：地址输入线。DRAM芯片在构造上的特点是芯片上的地址引脚是复用的。两次送到芯片上去的地址分别称为行地址和列地址。在相应的锁存信号控制下，它们被锁存到芯片内部的行地址锁存器和列地址锁存器中。DIN和DOUT：芯片的数据输入、输出线。RAS：行地址锁存信号。CAS：列地址锁存信号。WE：写允许信号。当它为低电平时，允许将数据写入。反之，当WE=l时，可以从芯片读出数据。退出四其故乃框摘破倾啮豺嫩聘晨霄泄穗窿尿焚贰闲毋瞬释永卵讣乏锌肾授森第六章内存储器接口第六章内存储器接口6.1.5只读存储器的存储元及外部特性一、EPROM1.EPROM的存储元它的基本存储单元的结构和工作原理如图6.5所示。2.EPROM的外部特性27256的外部引脚如图6.6所示，这是一块32K×8bit的EPROM芯片，27256各引脚如下：A0～Al4：l5根地址输入线。D0～D7：8根双向数据线。CE：选片信号，低电平有效。OE：输出允许信号，低电平有效。当OE=0时，芯片中的数据可由D0～D7端输出。Vpp：编程电压输入端。编程时应在该端加上编程高电压，不同的芯片对VPP的值要求的不一样，可以是+12.5V，+15V，+21V，+25V等。退出眺捣舰矩宛啥臼舟骇炊炳凄灰祝棘么嚷粱柄慑巨辱片涩暖岗匿冷咎朱崩毁第六章内存储器接口第六章内存储器接口6.1.5二、EEPROM1.EEPROM的存储元E2PROM存储元的结构示意图如图6.7所示。2.EEPROM的外部特性NMC98C64A为8K×8位的EEPROM，其引脚如图6.8所示。其中：A0～A12：13根地址线。D0～D7：8条数据线。CE：选片信号，低电平有效。OE：输出允许信号，低电平有效。WE：写允许信号，低电平有效。READY/BUSY：状态输出端。98C64A正在执行编程写入时，此管脚为低电平。写完后，此管脚变为高电平。因为正在写入当前数据时，98C64A不接收CPU送来的下一个数据，所以CPU可以通过检查此管脚的状态来判断写操作是否结束。退出救娶班平僚夷快疮域卯则唆浙载嘴踏劲拉嫩大酋帆谣秸巾园耶讼体辰锡阶第六章内存储器接口第六章内存储器接口第二节地址译码CPU输出的地址引脚如何与存储芯片的地址连接呢？通常将CPU的地址引脚与同名的存储芯片的地址引脚直接相连，CPU剩余的地址引脚，也即高位地址通过译码连接存储芯片的片选端。退出祟懊魁珊乌疲俗棒久拱沼范仅狸澎促期隶饼堵盾栏寝挟滩张童莎申蔽球望第六章内存储器接口第六章内存储器接口6.2.1地址译码方式存储器的地址译码方式可以分为两种，一种称为全地址译码，另一种称为部分地址译码。一、全地址译码方式所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即所有的高位地址信号用来作为译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址。如图6.9所示。这是一片SRAM6264与8086/8088系统的连接图。可以看出，只要A19～A13为以下二进制位时，就可访问6264存储单元，具体哪一个存储单元由低13位（A12～A0）决定。退出名娄饵夷阁敖跌舌澈陈义仪趾栏粥辖邮乌风租街夫独颁德拷夏磋触臭瀑烈第六章内存储器接口第六章内存储器接口6.2.10111101该片6264的地址范围为：01111010000000000000=3E000H到00111111111111111111=3FFFFH若将图6.9中的“与非”门改为“或”门，如图6.10所示，则6264的地址范围就变成84000H～85FFFH。二、部分地址译码方式顾名思义，部分地址译码就是仅把地址总线的一部分地址信号线与存储器连接，通常是用高位地址信号的一部分（而不是全部）作为片选译码信号，图6.11就是一个部分地址译码的例子。退出炽泪叮昧涣凹琵狠横簇煌难健寞湿舵缔问岳奴鹰笆卷脯纤婶蔑冠孵景趴瞬第六章内存储器接口第六章内存储器接口6.2.1从图6.11可以看出，A19～A0为以下二进制位时，就可访问6264存储单元。11111低13位可取0000000000000~1111111111111，所以该片的地址范围为：111110000000000000~111111111111111111当A14A13=00：11111000000000000000=F8000H到11111001111111111111=F9FFFH当A14A13=01：FA000H～FBFFFH当A14A13=10：FC000H～FDFFFH当A14A13=11：FE000H～FFFFFH按这种地址译码方式，芯片占用的这4个8KB的区域决不可再分配给其它芯片。否则，会造成总线竞争而使微机无法正常工作。退出泛遏疙眺怠谭娄笛夏镜禄航蜡梗茁窃攫憨士渣弯屯础董惋慨痔迢榜忙柒砧第六章内存储器接口第六章内存储器接口6.2.2常用的译码器件一、3-8线译码器集成电路器件中有不少专用译码器，其中74LS138经常作为存储器的译码器件，其引脚图如图6.12所示。它的真值表如表6.1所示。例如，以8088为CPU的微型计算机系统，其RAM系统由8片6264组成，要求存储范围为50000H~5FFFFH。利用74LS138作为译码器件，采用全译码，其连接图如图6.13所示。退出帘亿笑宜门描抨菲撰划浊酋德岔佯溃淆铲翟结左手做痉狮菜离锡屈檬驻容第六章内存储器接口第六章内存储器接口6.2.2二、PROM地址译码图6.14描述了用82S147PROM（5128）代替图6.14的74LS138译码器。表6.2描述了编程到每个PROM单元的二进制值。由于一块新的PROM单元都为逻辑1，所以256个单元中只需写入8个单元。三、PAL可编程译码器图6.15描述了用PAL16L8代替图6.14PROM译码。其编程程序如下：退出咨滓头核县锭巍员钻甸晰叁甫景掺贴迹且组纳雄曙肉缸簿炉羽遥妖竭营眶第六章内存储器接口第六章内存储器接口6.2.2CHIPDECODERPAL16L8;pins12345678910A19A18A17A16A15A14A13NCNCGND;pins11121314151617181920NCO8O7O6O5O4O3O2O1VCCEQUATIONS/O1=/A19*A18*/A17*A16*/A15*/A14*/A13/O2=/A19*A18*/A17*A16*/A15*/A14*A13/O3=/A19*A18*/A17*A16*/A15*A14*/A13/O4=/A19*A18*/A17*A16*A15*/A14*/A13/O5=/A19*A18*/A17*A16*/A15*A14*A13/O6=/A19*A18*/A17*A16*A15*/A14*A13/O7=/A19*A18*/A17*A16*A15*A14*/A13/O8=/A19*A18*/A17*A16*A15*A14*A13退出懂首渝啮抬楚荫契式疤媳钳惺斌趾桨役旁浓潜颜挟覆伏捂沽炔健菩纤塑帐第六章内存储器接口第六章内存储器接口第三节内存储器扩展技术6.3.1存储容量的位扩展单个存储芯片字长就不能满足要求，这时就需要进行位扩展，以满足字长的要求。位扩展的电路连接方法是：将每个存储芯片的地址线和控制线（包括选片信号线、读/写信号线等）全部同名接在一起，而将它们的数据线分别引