数字电路与逻辑设计03

数字电路与逻辑设计张林行第3章集成逻辑门与触发器3-1数字集成电路简介3-2半导体器件的开关特性3-3逻辑门电路3-4触发器吉林大学仪器科学与电气工程学院：数字电路与逻辑设计3-1数字集成电路简介数字电路与逻辑设计：第3章集成门电路与触发器集成门电路和触发器等逻辑器件是实现数字系统功能的物质基础。随着微电子技术的发展，人们把实现各种逻辑功能的元器件及其连线都集中制造在同一块半导体材料小片上，并封装在一个壳体中，通过引线与外界联系，即构成所谓的集成电路块，通常又称为集成电路芯片。在数字集成电路中，使用电压值来表示逻辑值0和1。LOW低电平HIGH高电平CMOS正逻辑•正逻辑：用高电平表示逻辑1，低电平表示逻辑0。•负逻辑：用高电平表示逻辑0，低电平表示逻辑1。3-1-1数字集成电路的发展历史更高，更快，更强3-1-2数字集成电路的分类一、按照所采用的半导体器件双极型集成电路单极型集成电路（MOS集成电路）TTLECLI2LPMOSNMOSCMOS二、按照集成电路的规模1.SSI(SmallScaleIntegration)小规模集成电路:逻辑门数小于10门(或元件数小于100个)；2.MSI(MediumScaleIntegration)中规模集成电路:逻辑门数为10门～99门(或元件数100个～999个)；3.LSI(LargeScaleIntegration)大规模集成电路:逻辑门数为100门～9999门(或元件数1000个～99999个)；4.VLSI(VeryLargeScaleIntegration)超大规模集成电路:逻辑门数大于10000门(或元件数大于100000个)。3-1-3数字集成电路的主要参数输入/输出高、低电平噪声容限传输延迟时间功耗延时-功耗积扇入数、扇出数（拉电流，灌电流）开门电阻、关门电阻供电电压，工作温度范围…以上概念请参考教材自学3-2半导体器件的开关特性获得高、低电平的基本原理闭合：电阻很小断开：电阻很大晶体二极管的开关特性晶体三极管MOS管3-3逻辑门电路数字电路与逻辑设计：第3章集成门电路与触发器实现基本逻辑运算和常用复合逻辑运算的逻辑器件统称为逻辑门电路，它们是组成数字系统的基本单元电路。学习时应重点掌握集成逻辑门电路的功能和外部特性，以及器件的使用方法。对其内部结构和工作原理只要求作一般了解。常用逻辑门电路与非门（74LS00,74LS20）非门(74LS04)或非门(74LS02)与或非门(74LS51)特殊门电路集电极（漏极）开路门（OC门，OD门）&符号&另一种画法应用：输出直接“线与”，如下图：&&&UCCF1F2F3FF=F1F2F3RL注意：普通逻辑门的输出不容许直接相连！思考：为什么？注意！集电极（漏极）开路门只有在外接负载电阻RL和电源U’CC后才能正常工作。集电极（漏极）开路门在计算机中应用很广泛，可以用它实现线与逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。三态门三态输出门有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。简称三态门(ThreestateGate)、TS门等。注意!三态门不是指具有三种逻辑值。&ABFE符号输出高阻1E0EABF功能表高电平有效（具有一定的逻辑功能）&ABFE另一种画法三态门的应用：三态门常用于总线传输控制。①构成双向数据总线②多个设备共享数据总线０１０E1E2E3公用总线ABC三、逻辑门使用时需注意的问题•不同系列的逻辑电平范围，相互驱动问题•有效电平问题（使能控制端）•输出端：驱动能力，一般情况不能直接相连避免与电源、地直接相连•多余输入端的处理：最好接固定电平•电源滤波：加0.1~0.01UF电容带着问题学习1、什么是触发器？有何特点？2、锁存器与触发器有什么区别？3、什么是现态和次态？4、按照逻辑功能分类，触发器有哪些类型？各类的次态方程（特征方程）是什么？5、已知某个触发器的现态和次态，如何求激励？3-4触发器在数字系统中，为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件。触发器是一种具有记忆功能的电子器件。触发器能用来存储一位二进制信息。集成触发器的种类很多，分类方法也各不相同，但就其结构而言，都是由逻辑门加上适当的反馈线耦合而成。•触发器的特点：Q☆有两个互补的输出端；☆在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。☆有两个稳定状态；QQ现态：输入信号作用前的状态，记作：次态：输入信号作用后的状态，记作：•现态与次态nQnQ1nQ1nQ次态是现态和输入的函数。按触发方式：电平，脉冲，边沿按逻辑功能：RS，JK，D，T按组成结构：维持-阻塞型，主从型，利用传输延时•触发器的分类注意：锁存器（latch）与触发器(flip-flop)前者对脉冲电平敏感；后者对脉冲边沿敏感。3-4-1基本RS触发器&a&bQQDRDS反馈两个输入端两个输出端（一）逻辑功能描述RSQn+1功能说明00011011d01Q不定置0置1不变基本R-S触发器功能表表中“d”表示触发器次态不确定。该表又称为次态真值表。（二）次态方程（特征方程）基本RS触发器的次态是其现态及其输入R、S的函数，如何求取？该函数有无约束条件？3-4-2钟控触发器（锁存器）具有时钟脉冲控制的触发器称为“时钟控制触发器”或者“定时触发器”，简称“钟控触发器”。时钟脉冲控制触发器的工作特点：由时钟脉冲确定状态转换的时刻(即何时转换？)；由输入信号确定触发器状态转换的方向(即如何转换？)。一、钟控RS触发器&c&dQQDRDS&a&bRSCP时钟信号直接置0、置1端R、S为输入控制端（一）逻辑功能分析与基本RS触发器相同（功能表、次态方程、约束条件）注意：在时钟控制触发器中，时钟信号CP是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟有效作用(CP=1)时的情况。（二）缺点二、D触发器RS（一）逻辑功能分析功能表、次态方程（特征方程）（二）功能特点在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。三、J-K触发器（一）逻辑功能分析功能表、次态方程（二）功能特点利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制R-S触发器状态不确定的问题。四、T触发器3-4-3边沿触发器空翻现象：在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。解决办法：采用主从型结构、维持阻塞结构、或者利用门电路传输延时，使状态的变化发生在时钟的边沿（上升沿或者下降沿）。具体内容参考教材自学。一、边沿触发器的特点边沿型D触发器工作原理边沿D触发器波形图二、常用边沿触发器74LS74带异步置位、复位功能的双D触发器74LS107带异步复位功能的双JK触发器3-4-4触发器的动态特性*建立时间保持时间传输延迟时间，触发脉冲宽度最高触发频率（最大工作频率）3-4-5触发器功能的相互转换D触发器构成J-K触发器D触发器构成T触发器J-K触发器构成D触发器J-K触发器构成T触发器RS触发器nSRQRSQ01nnnnQKQJQ1D触发器DQn1JK触发器T触发器nnnQTQTQ13-4-6触发器逻辑功能小结已知某触发器的激励和现态，如何求次态？已知某触发器的现态和次态，如何求激励？思考题