反相器工作原理

3.5CMOS电路3.5.1CMOS反相器工作原理3.5.2CMOS反相器的主要特性3.5.3CMOS传输门3.5.4CMOS逻辑门电路3.5.5CMOS电路的锁定效应及正确使用方法图3-5-1CMOS反相器DGSSGDvOVDDTLT0vI3.5.1CMOS反相器工作原理CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。两个MOS管的开启电压VGS(th)P0，VGS(th)N0，通常为了保证正常工作，要求VDD|VGS(th)P|+VGS(th)N。若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压接近VDD。若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V。图3-5-2CMOS反相器电压传输特性vIvOOVDDVDDVDD+VGS(th)PVGS(th)NⅠⅡⅢⅣⅤ3.5.2CMOS反相器的主要特性１．电压传输特性和电流传输特性CMOS反相器的电压传输特性曲线可分为五个工作区。工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。工作区输入电压vI范围PMOS管NMOS管输出Ⅰ0≤vI＜VGS(th)N非饱和截止vO＝VDDⅡVGS(th)N≤vI＜vO+VGS(th)P非饱和饱和ⅢvO+VGS(th)P≤vI＜vO+VGS(th)N饱和饱和ⅣvO+VGS(th)N≤vI＜VDD+VGS(th)P饱和非饱和ⅤVDD+VGS(th)P≤vI≤VDD截止非饱和vO≈0表3-5-1CMOS电路MOS管的工作状态表图3-5-3CMOS反相器电流传输特性vIOVDDiDSVDD+VGS(th)PVGS(th)NⅠⅡⅢⅣⅤVthCMOS反相器的电流传输特性曲线，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。其余情况下，电流都极小。CMOS反相器具有如下特点：(1)静态功耗极低。在稳定时，CMOS反相器工作在工作区Ⅰ和工作区Ⅴ，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。(2)抗干扰能力较强。由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。(3)电源利用率高。VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3～+18V。(4)输入阻抗高，带负载能力强。图3-5-4CMOS输入保护电路vOVDDTPTNvIC1D2N－D1···D1′C2P－P＋P＋N＋R●２．输入特性和输出特性(1)输入特性为了保护栅极和衬底之间的栅氧化层不被击穿，CMOS输入端都加有保护电路。由于二极管的钳位作用，使得MOS管在正或负尖峰脉冲作用下不易发生损坏。图3-5-5CMOS反相器输入特性vIOVDDiI－1V考虑输入保护电路后，CMOS反相器的输入特性如图3-5-5所示。vO=VOLVDDTNRLvI=VDDTPIOL图3-5-6输出低电平等效电路图3-5-7输出低电平时输出特性VOL(vDSN)OIOL(iDSN)vI(vGSN)(2)输出特性a.低电平输出特性当输入vI为高电平时，负载管截止，输入管导通，负载电流IOL灌入输入管，如图3-5-6所示。灌入的电流就是N沟道管的iDS，输出特性曲线如图3-5-7所示。输出电阻的大小与vGSN(vI)有关，vI越大，输出电阻越小，反相器带负载能力越强。VOHVDDTNRLvI=0TPIOH图3-5-8输出高电平等效电路图3-5-9输出高电平时输出特性vSDPOIOH(iSDP)vGSPVDDb.高电平输出特性当输入vI为低电平时，负载管导通，输入管截止，负载电流是拉电流，如图3-5-8所示。输出电压VOH=VDD-vSDP，拉电流IOH即为iSDP，输出特性曲线如图3-5-9所示。由曲线可见，|vGSP|越大，负载电流的增加使VOH下降越小，带拉电流负载能力就越强。３．电源特性CMOS反相器的电源特性包含工作时的静态功耗和动态功耗。静态功耗非常小，通常可忽略不计。CMOS反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态功耗比静态功耗大得多。当CMOS反相器工作在第Ⅲ工作区时，将产生瞬时大电流，从而产生瞬时导通功耗PT。此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。TP图3-5-10CMOS传输门及其逻辑符号VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN3.5.3CMOS传输门CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组成。当C=0V，C=VDD时，两个MOS管都截止。输出和输入之间呈现高阻抗，传输门截止。当C=VDD，C=0V时，总有一个MOS管导通，使输出和输入之间呈低阻抗，传输门导通。TP图3-5-11传输门高、低电平传输情况VDDC=0C=VDDvOvI=VDDTNDSSDCLTPVDDC=0C=VDDvOvITNSDDSCL(a)高电平传输(b)低电平传输传输门传输高电平信号时，若控制信号C为有效电平，则传输门导通，电流从输入端经沟道流向输出端，向负载电容CL充电，直至输出电平与输入电平相同，完成高电平的传输。若传输低电平信号，电流从输出端流向输入端，负载电容CL经传输门向输入端放电，输出端从高电平降为与输入端相同的低电平，完成低电平传输。YVDDT1BTP图3-5-12CMOS与非门TPATNTNT4T3T2●YVDDT1B图3-5-13CMOS或非门AT4T3T2●3.5.4CMOS逻辑门电路１．CMOS与非门、或非门当输入信号为0时，与之相连的N沟道MOS管截止，P沟道MOS管导通；反之则N沟道MOS管导通，P沟道MOS管截止。YVDDB图3-5-14带缓冲级的与非门A●上述电路虽然简单，但存在一些严重缺点：(1)输出电阻受输入端状态的影响；(2)当输入端数目增多时，输出低电平也随着相应提高，使低电平噪声容限降低。解决方法：在各输入端、输出端增加一级反相器，构成带缓冲级的门电路。带缓冲级的与非门是在或非门的输入端、输出端接入反相器构成的。VDDEN图3-5-15三态输出CMOS门结构之一AYVDD1T'NTNT'PTP２．三态输出CMOS门三态输出CMOS门是在普通门电路上，增加了控制端和控制电路构成，一般有三种结构形式。第一种形式：在反相器基础上增加一对P沟道T'P和N沟道T'NMOS管。当控制端为1时，T'P和T'N同时截止，输出呈高阻态；当控制端为0时，T'P和T'N同时导通，反相器正常工作。该电路为低电平有效的三态输出门。EN图3-5-16三态输出CMOS门结构之二AYVDD≥1TNTP●AY&TNTPVDDENT'NT'P第二种形式和第三种形式：EN图3-5-17三态输出CMOS门结构之三AYVDD1TGA图3-5-18漏极开路输出门VDD11&BVDD2RL漏极开路输出门如图3-5-18所示，其原理与TTL开路输出门相同。CMOS电路以其低功耗、高抗干扰能力等优点得到广泛的应用。其工作速度已与TTL电路不相上下，而在低功耗方面远远优于TTL电路。目前国产CMOS逻辑门有CC4000系列和高速54HC/74HC系列，主要性能比较如下：253最高工作频率/MHz692~654HC/74HC系列80903~18CC4000系列边沿时间/ns传输延迟/ns电源电压/V系列表3-5-2CMOS门性能比较P+N+N+N+P+P+N+P+RRWT2T4T6T3T1T5RSP阱N－衬底VSSS2G2D2D1G1S1vOvIVDD图3-5-19CMOS反相器结构示意图3.5.5CMOS电路的锁定效应及正确使用方法１．CMOS电路的锁定效应图中的T1～T6均为寄生三极管，是产生锁定效应的原因。RvIvOVDDVSST5T6RWT1T2RST3T4P阱(N衬底)图3-5-20CMOS锁定效应等效电路寄生三极管等效电路中，T1和T2构成了一个正反馈电路。在CMOS电路中如果发生了T1、T2寄生三极管正反馈导电情况，称为锁定效应，或称为可控硅效应。为保证CMOS电路不产生锁定效应，vI和vO必须满足：)(DDDD(BR)DDDDDODDDDID端击穿电压VVVVVvVVVvV２．CMOS器件使用时应注意的问题(1)输入电路的静电防护措施：运输时最好使用金属屏蔽层作为包装材料；组装、调试时，仪器仪表、工作台面及烙铁等均应有良好接地；不使用的多余输入端不能悬空，以免拾取脉冲干扰。(2)输入端加过流保护措施：在可能出现大输入电流的场合必须加过流保护措施。如在输入端接有低电阻信号源时、在长线接到输入端时、在输入端接有大电容时等，均应在输入端接入保护电阻RP。(3)防止CMOS器件产生锁定效应措施：在输入端和输出端设置钳位电路；在电源输入端加去耦电路，在VDD输入端与电源之间加限流电路，防止VDD端出现瞬态高压；在vI输入端与电源之间加限流电阻，使得即使发生了锁定效应，也能使T1、T2电源限制在一定范围内，不致于损坏器件。如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理，启动时应先接通CMOS电路的电源，再接入信号源或负载电路；关闭时，应先切断信号源和负载电路，再切断CMOS电源。电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55表3-5-3各类数字集成电路主要性能参数比较表各类数字集成电路主要性能参数的比较