HDMI-设计终极解决方案

HDMI设计终极解决方案！针对使用HDMI多路复用中继器的用户，本文提供了如何通过精心设计印刷电路板(PCB)来实现器件全部性能最优化的设计指导。我们将对高速PCB设计的一些主要方面的重要概念进行解释，并给出一些建议。本文涵盖了层堆栈、差动线迹、受控阻抗传输线、非连续性、布线指南、参考平面、过孔以及去耦电容器等内容。1层叠HDMI多路复用中继器的外引脚是专门针对HDTV接收机电路中的设计（见图1）而量身定制的。封装的每一侧都提供了一个HDMI端口，具有四个差动TMDS信号对，从而实现三个输入端口和一个输出端口。剩余信号由电源轨、Vcc和接地以及低速信号（例如：I2C接口、热插拔和多路复用选择器引脚）组成。完成一个低EMIPCB设计最少需要四层堆栈（见图2）。层堆栈应按照下列顺序（自上而下）：TMDS信号层，接线层，电源层和控制信号层。图2建议在一个接收机PCB设计中使用4或6层叠。在顶层上对高速TMDS线迹布线可以避免使用过孔（及其电感），并且允许从HDMI连接器至中继器输入以及从中继器输出至后续接收机电路的干净互联(cleaninterconnect)。在高速信号层的下面放置一个坚实的接地层，这样就可以为传输线路互联建立一个受控阻抗，并为返回电流提供一个优异的低电感通路。在紧挨接地层的下方放置电源层可以创建额外的高频旁路电容。在底层布线低速控制信号可实现更大的灵活性，因为这些信号链通常拥有允许非连续性（如过孔）的裕度。如果需要一个额外电源电压层或信号层，那么就应添加一个二级电源层/接地层系统至该堆栈，以使其保持对称。这样就可以使堆栈保持机械稳定，并防止其变形。每个电源系统的电源层和接地层均可以被紧密地放置在一起，从而大大增加高频旁路电容。2差分线迹HDMI使用转换最小化差分信令(TMDS)，用于传输高速串行数据。差分信令为单端信令带来了极大的好处。在单端系统中，电流通过一个电感从电源流至负载，并经由一个接地层或线路返回。该电流引起的横向电磁(TEM)波会自由地向外部环境辐射，从而引起严重的电磁干扰(EMI)（见图3）。而且，电感中的外部源噪声不可避免地被接收机放大，从而破坏信号完整性。替代差分信令要使用两个电感，一个用于正向电流，另一个用于电流返回。因此，当紧密耦合时，该两个电感中的电流为等量，但是极性却相反，并且其电磁场消失。现在，电磁场被“抢走”的两个电感的TEM波均不能向环境中辐射。只有在电感环路外部有极小的边缘磁场时才会发生辐射，从而产生极低的EMI（见图3）。图3来自单个电感周围大散射磁场和差动信号对紧密耦合电感环路的外部小散射磁场的TEM波辐射紧密电耦合的另一个好处是，感应至两个电感的外部噪声均以等量共模噪声的形式出现在接收机输入端上。具有差动输入的接收机均只对信号差异敏感，而对共模信号不敏感。因此，该接收机抑制了共模噪声，并保持了信号完整性。为了使差分信令可以工作在一个PCB上，一个差动信号对的两个线迹间距必须在整个线迹长度上保持一致。否则，间距变化就会引起磁场耦合不平衡，从而降低磁场消除的效果，造成EMI增加。除了更大的EMI以外，电感间距的变化也会引起信号对差动阻抗的变化，从而造成阻抗控制传输系统的中断，进而造成破坏信号完整性的信号反射。除了间距一致以外，两个电感均必须为相等的电气长度，以确保其信号在相同时间到达接收机输入端。图4显示了相等及不同长度线迹的逻辑状态改变期间一个差动对的“+”和“”信号。图4不同电气长度的线迹会引起信号间的相移，从而产生导致严重EMI问题的差动信号对于相同长度的线迹而言，两个信号相等且极性相反。因此，它们的和必须为零。如果这些线迹的电气长度不同，那么较短线迹上的信号就会比较长线迹上的信号较早地改变状态。在此期间，两个线迹均驱动电流至相同方向。由于往往会作为返回通路的长线迹继续驱动电流（“早”驱动电流），因此短线迹必须找到其经由一个参考层（电源层或接地层）的返回通路。当将两个信号相加时，该总信号在过渡相期间从零电平转移。在高频条件下，这些差动信号以大幅急剧瞬态的形式出现，其显示在接地层上，从而引起严重的EMI问题。需要注意的是，“噪声”脉冲的宽度同两个信号间的相移相等，并可以被转换成一个给定频率的时间差。该时间差（也称为对内时滞）由HDMI规定，用于225MHzTMDS时钟速率0.4TBIT的接收机，其将转换为178ps最大值。对于一个HDMI发送器而言，该规范要求0.15TBIT，以用于225MHz的TMDS时钟速率，其将转换为66ps最大值。由于像素生成需要四个差动TMDS信号对（3个数据信号+1个时钟信号）的同步传输，因此其必须在相同时间到达接收机。理想情况下，所有四个信号对应该为相等的电气长度，以保证零时间差。但是，对一个0.2TCHARACTER+1.78ns的接收机而言，HDMI允许一个最大的对间时滞(信号对之间的时间差)，从而会产生总计2.67ns的时间，以用于225MHz的TMDS时钟。对一个HDMI发送器而言，该规范要求产生888ps的0.2TCHARACTER。3受控阻抗传输线受控阻抗线迹可用于匹配传输介质的差动阻抗（例如：线缆）和端接电阻。差动阻抗由信号对线迹的物理几何、它们同邻近接地层的关系以及PCB电介质决定。这些几何形状必须在整个线迹长度上保持一致。图5描述了微波传输带(Microtrip)线迹（外层线迹）及带状线线迹（通常是被两个接地层夹在中间的层堆栈内线迹）阻抗计算相关的参数。图5差动线迹的物理几何为了计算出图5中100Ω差动阻抗TMDS信号对的线迹几何，可以使用闭式方程16。1、对于松散耦合带状线而言，s12mils，数字0.748可能被0.374替换。2、W2h时，最大误差为3%3、为了获得最佳精确度，使bt2W及b4t，其中，b为接地层之间的电介质厚度。考虑到差动信号对及其环境之间的距离，图5显示了一个线迹X，其未与邻近的“+”和“”导体中的电流关联。X可以为另一信号对线迹、一个接地屏蔽线迹或一个TTL/CMOS线迹。对于邻近信号对和屏蔽线迹而言，使距离d等于3s。在一侧运行屏蔽线迹（接地更为适宜），可能会创建一个增加EMI的失衡。接地线迹屏蔽应该对下层接地层有一个过孔散射。请注意！乍一看上面的方程式，其呈现出一种可获得线迹几何的比较便宜的方法。但是，这些函数均基于经验数据，并代表最佳情况下的近似值。实际精确度可能会有非常大的不同，各种原因甚至会引起高达10%的可能误差。从长远来看，一种更精确、成本更低的方法是使用一个2D或更好的场求解器。它是一种可对麦克斯韦(Maxwell)方程式求解并计算出任意横截面传输线电场和磁场的软件工具。它还可以由以上这些计算出电气性能项，例如：特性阻抗、信号速度、串扰和差动阻抗。一些场求解器还可以计算出导体内的电流分布情况。相对于近似法而言，一个2D场求解器的优势在于其考虑了几乎所有任意横截面几何的灵活性。除了第一阶项（例如：线宽、电介质厚度和电解介质常量）以外，第二阶项（例如：线迹厚度、阻焊和线迹蚀刻背面）均可以被考虑到。4非连续性非连续性就是信号路径中差动线迹阻抗偏离于其规定值（100Ω，即15%HDMI）的地方，并假定更高或更低的阻抗值。非连续性可以引起由阻抗不匹配带来的信号反射，进而破坏信号完整性。这些主要是有效线迹宽度或线间间距变化的结果，而这些变化又是由不可避免的沿信号路径线迹几何传输，或由较差的信号线迹布线引起的。可能发生非连续性的位置为：HDMI连接器焊盘同信号线迹相遇处信号线迹碰到过孔、电阻器组件盘或IC引脚处信号线迹90o弯曲处信号对被分离以围绕一个物体布线的地方在差动阻抗、TDR、和测试期间将非连续性探测出来。一个TDR（时间域反射计）是一种用来描绘和定位金属导体中故障的电子仪器。一个TDR沿导体传输一个快速上升时间脉冲。如果该导体为统一阻抗，并被正确地封端(terminated)，那么整个发射脉冲将在远端终端被吸收，且没信号会被反射回TDR。但是，存在阻抗非连续性的情况下，所有非连续性都将构成一个被反射回反射计（reflectometer）的回波。阻抗增加会产生一个增强原始脉冲的回波，与此同时，阻抗减少会产生一个同原始脉冲相对的回波。在输出/输入端测量出产生的TDR反射脉冲，其将以时间函数的形式显示或绘制出来，因为给定传输介质中信号传播的速度相对不变，并且可以以线迹长度函数的形式被读取出来。图6TDR显示表明了非连续性的位置PCB设计的目的在于尽可能将非连续性最小化，从而消除反射并保持信号完整。遵循一组布线指南，有助于避免不必要的非连续性。剩下的不可避免的非连续性应集中在一起，也就是说将这一区域的面积应保持较小，并尽可能的紧密放置。这一想法就是将各个反射点集中在某个区域，而不是将其分布在整个信号路径里。利用TDR看到的大量非连续性直接受到TDR使用的脉冲边缘速率的影响。TDR边缘速率越快，出现的非连续性就会越多，并且阻抗峰值就越大。通过HDMI规范，他们定义了边缘速率（通常为200ps）。图6对该点进行了描述。图中的低线压采用30ps边缘速率，高线压采用200pf滤波器。当使用200ps边缘速率滤波器时，由出现在低线压上的TPA电路板SMA产生的非连续性均为完全不可见5布线指南当试图保持信号完整性和低EMI时，具有PCB布线的一些指南是必不可少的。尽管似乎有无数的预防方法可以采用，但是本章节仅仅推荐使用一些主要的布局指南。1、在不匹配点上采用小弯曲度修正，可减少差动对内的时滞。2、减少由组件放置和IC外脚引线以及信号路径上较大角度修正所引起的对间时滞。采用斜切式弯曲(chamferedcorner)，其长度和线宽之比为3比5。弯曲之间的距离应最少为线宽的8到10倍左右。3、使用45o弯曲（斜切式弯曲）替代直角（90o）弯曲。直角弯曲会增加有效线宽，改变差动线迹阻抗，从而出现一个较短的中断点。一个45o弯曲可以看作是一个时间更短的中断点。图7采用斜切式拐角弯曲方法的时滞降低4、当在一个物体周围进行布线时，应对并联的一对线迹进行布线。将线迹分离开来布线会改变线与线之间的间距，从而引起差动阻抗的改变以及非连续现象的出现。图8在一个物体周围的布线5、在信号路径内一个接一个地放置一些无源组件，例如：源匹配电阻或ac耦合电容。与案例b）相比，案例a）中的布线的确引起了更宽的线迹间距，但是，由此产生的非连续性现象却被限定在了一个更短的电气长度内。图9各种非连续性6、当在一个过孔周围，或一排过孔之间进行布线时，确保过孔间隙没有阻塞下方的接地层上的电流回路。图10避免出现过孔间隙7、为了更好的阻抗匹配，在HDMI连接器焊盘下方，或焊盘之间避免使用金属层或线迹。否则可能会导致差动阻抗降至75Ω以下，并且在TDR测试期间烧坏你的电路板。图11各个层与边缘指针之间保持一定距离8、尽可能使用尺寸最小的信号线过孔和HDMI连接器焊盘，因为其对100差动阻抗产生的影响较小。较大的过孔和焊盘可能会导致阻抗降至85Ω以下。9、使用坚实的电源层和接地层来实现100Ω阻抗控制，以及电源噪声最小化。10、对于100差动阻抗而言，应尽可能采用最小的线迹间隔，您的PCB厂商一般都会对其做出规定。确保图5中几何结构为：sh、sW、W2h和d2s。能使用一个2D场求解器更精确地确定线迹的几何结构就更好了。11、尽可能的使HDMI连接器和器件之间的电气长度保持最短，从而使衰减最小化。12、使用较好的HDMI连接器，其阻抗符合各项规格。13、在靠近如稳压器，或为PCB提供电力的区域等电源处放置大型电容器（如10¼F）。14、在器件中放置0.1¼F，或0.01¼F的较小型电容器。6参考层高速PCB设计的电源层及接地层一般都必须满足种种要求。在DC及低频情况下，这些层必须为集成电路及端接电阻器的终端提供性能稳定的电压，如Vcc和接地电压等。对于高频参考电路层，尤其接地层而言，需要满足更多的要求。就受控阻抗传输系统的设计而言，接地层应能实现与一个临近信号层差动线迹的电气耦合。正如此前提及一样，紧密