3-半导体中的杂质和缺陷能级

第二章半导体中的杂质和缺陷能级2.1本征半导体和杂质半导体一、本征半导体和本征激发本征半导体：纯净的、不含任何杂质和缺陷的半导体称为本征半导体。本征激发：共价键上的电子激发成为准自由电子，也就是价带电子激发成为导带电子的过程。本征激发的特点：成对的产生导带电子和价带空穴。二、杂质半导体和杂质能级间隙式杂质，替位式杂质Si、Ge都具有金刚石结构，一个晶胞内含有8个原子。由于晶胞内空间对角线上相距1/4对角线长度的两个原子为最近邻原子，恰好就是共价半径的2倍，因此晶胞内8个原子的体积与立方晶胞体积之比为34%，即晶胞内存在着66%的空隙。4a3杂质半导体和杂质能级定性描述间隙式杂质，替位式杂质杂质进入半导体后可以存在于晶格原子之间的间隙位置上，称为间隙式杂质，间隙式杂质原子一般较小。也可以取代晶格原子而位于格点上，称为替（代）位式杂质，替位式杂质通常与被取代的晶格原子大小比较接近而且电子壳层结构也相似。图替位式杂质和间隙式杂质Ⅲ、Ⅴ族元素掺入Ⅳ族的Si或Ge中形成替位式杂质，用单位体积中的杂质原子数，也就是杂质浓度来定量描述杂质含量多少，杂质浓度的单位为1/cm3。非本征半导体：掺杂半导体杂质半导体和杂质能级施主杂质掺入５价的磷原子以Si中掺入V族元素磷(P)为例：当有五个价电子的磷原子取代Si原子而位于格点上时，磷原子五个价电子中的四个与周围的四个Si原子组成四个共价键，还多出一个价电子，磷原子所在处也多余一个称为正电中心磷离子的正电荷。多余的这个电子被正电中心磷离子所吸引只能在其周围运动，不过这种吸引要远弱于共价键的束缚，只需很小的能量就可以使其挣脱束缚，形成能在整个晶体中“自由”运动的导电电子。而正电中心磷离子被晶格所束缚，不能运动。杂质半导体和杂质能级施主杂质杂质半导体和杂质能级施主杂质由于以磷为代表的Ⅴ族元素在Si中能够施放导电电子，称V族元素为施主杂质或n型杂质，用ND表示。电子脱离施主杂质的束缚成为导电电子的过程称为施主电离，所需要的能量ΔED称为施主杂质电离能。ΔED的大小与半导体材料和杂质种类有关，但远小于Si和Ge的禁带宽度。施主杂质未电离时是中性的，称为束缚态或中性态，电离后称为施主离化态。Si中掺入施主杂质后，通过杂质电离增加了导电电子数量从而增强了半导体的导电能力。把主要依靠电子导电的半导体称为n型半导体。n型半导体中电子称为多数载流子，简称多子；而空穴称为少数载流子，简称少子。杂质半导体和杂质能级受主杂质掺入３价的硼原子杂质半导体和杂质能级受主杂质以Si中掺入Ⅲ族元素硼(B)为例：硼只有三个价电子，为与周围四个Si原子形成四个共价键，必须从附近的Si原子共价键中夺取一个电子，这样硼原子就多出一个电子，形成负电中心硼离子，同时在Si的共价键中产生了一个空穴。这个被负电中心硼离子依靠静电引力束缚的空穴还不是自由的，不能参加导电，但这种束缚作用同样很弱，很小的能量ΔEA就使其成为可以“自由”运动的导电空穴。而负电中心硼离子被晶格所束缚，不能运动。杂质半导体和杂质能级受主杂质由于以硼原子为代表的Ⅲ族元素在Si、Ge中能够接受电子而产生导电空穴，称Ⅲ族元素为受主杂质或p型杂质，用NA表示。空穴挣脱受主杂质束缚的过程称为受主电离，而所需要的能量ΔEA称为受主杂质电离能。不同半导体和不同受主杂质其ΔEA也不相同，但ΔEA通常远小于Si和Ge禁带宽度。受主杂质未电离时是中性的，称为束缚态或中性态，电离后成为负电中心，称为受主离化态。Si中掺入受主杂质后，受主电离增加了导电空穴，增强了半导体导电能力，把主要依靠空穴导电的半导体称作p型半导体。p型半导体中空穴是多子，电子是少子。杂质半导体和杂质能级电离能常见杂质的电离能杂质半导体和杂质能级III-V族半导体GaAs的杂质电离能双性杂质的概念＿硅替代镓做施主，替代砷做受主．杂质半导体和杂质能级施主能级受主能级掺入施主杂质的半导体，施主能级ED上的电子获得能量ΔED后由束缚态跃迁到导带成为导电电子，因此施主能级ED位于比导带底Ec低ΔED的禁带中，且ΔEDEg。浅杂质能级对于掺入Ⅲ族元素的半导体，被受主杂质束缚的空穴能量状态(称为受主能级EA)位于比价带顶Ev低ΔEA的禁带中,ΔEAEg，当受主能级上的空穴得到能量ΔEA后，就从受主的束缚态跃迁到价带成为导电空穴。(a)施主能级和施主电离(b)受主能级和受主电离图杂质能级和杂质电离杂质半导体和杂质能级施主能级受主能级如果Si、Ge中的Ⅲ、Ⅴ族杂质浓度不太高，在包括室温的相当宽的温度范围内，杂质几乎全部离化。通常情况下半导体中杂质浓度不是特别高，半导体中杂质分布很稀疏，因此不必考虑杂质原子间的相互作用，被杂质原子束缚的电子(空穴)就像单个原子中的电子一样，处在互相分离、能量相等的杂质能级上而不形成杂质能带——非简并半导体。当杂质浓度很高(称为重掺杂)时，杂质能级才会交叠，形成杂质能带——简并半导体。杂质的补偿作用如果在半导体中既掺入施主杂质，又掺入受主杂质，施主杂质和受主杂质具有相互抵消的作用，称为杂质的补偿作用。对于杂质补偿的半导体，若NDNA：在T=0K时，电子按顺序填充能量由低到高的各个能级，由于受主能级EA比施主能级ED低，电子将先填满受主能级EA，然后再填充施主能级ED，因此施主能级上的电子浓度为ND-NA。通常当温度达到大约100K以上时，施主能级上的ND-NA个电子就全部被激发到导带，这时导带中的电子浓度n0=ND-NA，为n型半导体。■当NAND时，将呈现p型半导体的特性，价带空穴浓度p0=NA-ND■如果半导体中：NDNA，则n0=ND-NA≈ND；NAND，则p0=NA-ND≈NA。■通过补偿以后半导体中的净杂质浓度称为有效杂质浓度。如果NDNA，称ND-NA为有效施主浓度；如果NAND，那么NA-ND称为有效受主浓度。(a)T=0K,NDNA(b)室温,NDNA杂质补偿半导体器件和集成电路生产中就是利用杂质补偿作用，在n型Si外延层上的特定区域掺入比原先n型外延层浓度更高的受主杂质，通过杂质补偿作用就形成了p型区，而在n型区与p型区的交界处就形成了pn结。如果再次掺入比p型区浓度更高的施主杂质，在二次补偿区域内p型半导体就再次转化为n型，从而形成双极型晶体管的n-p-n结构。晶体管制造过程中的杂质补偿深能级杂质（1）浅能级杂质（2）深能级杂质△ED≮Eg△EA≮Eg△ED《Eg△EA《EgEDEAEcEv△ED△EAEAEDEcEv深能级杂质非Ⅲ、Ⅴ族杂质在Si、Ge禁带中也产生能级，其特点为：非Ⅲ、Ⅴ族元素在Si、Ge禁带中产生的施主能级ED距导带底Ec较远，产生的受主能级EA距价带顶Ev较远，这种杂质能级称为深能级，对应的杂质称为深能级杂质。深能级杂质可以多次电离，每一次电离相应有一个能级，有的杂质既引入施主能级又引入受主能级。例1：Au在Ge中Au在Ge中共有五种可能的状态：（1）Au+；（2）Au0；（3）Au一；（4）Au二；（5）Au三。（1）Au+Au0–eAu+△EEVEDEgEC(2)Au0电中性态（3）Au一：Au0+eAu一△EAECEAEV（4）Au二：Au一+eAu二EA2EA1EV△EA2=△EA2EC（5）Au三：Au二+eAu三EC△EA3=EA3EA2EA1EV解释：中性Au0的一个价电子可以电离释放到导带，形成施主能级ED,其电离能为(Ec-ED)，从而成为带一个正电荷的单重电施主离化态Au+。这个价电子因受共价键束缚，它的电离能仅略小于禁带宽度Eg，所以施主能级ED很接近Ev。中性Au0为与周围四个Ge原子形成共价键，还可以依次由价带再接受三个电子，分别形成EA1，EA2，EA3三个受主能级。价带激发一个电子给Au0，使之成为单重电受主离化态Au-，电离能为EA1-Ev；从价带再激发一个电子给Au-使之成为二重电受主离化态，所需能量为EA2-Ev；从价带激发第三个电子给使之成为三重电受主离化态，所需能量为EA3-Ev。由于电子间存在库仑斥力，EA3EA2EA1。Au＝AuSi、Ge中其它一些深能级杂质引入的深能级也可以类似地做出解释。深能级杂质对半导体中载流子浓度和导电类型的影响不像浅能级杂质那样显著，其浓度通常也较低，主要起复合中心的作用。采用掺金工艺能够提高高速半导体器件的工作速度。缺陷半导体器件需要高度完美的晶体，但是，即使使用了最成熟的技术，完美的晶体还是得不到的,不完美叫做晶体缺陷。三类重要的晶体缺陷：A、点缺陷B、位错（单晶里一组晶胞排错位置）C、原生缺陷A：点缺陷形成原因—晶体里杂质原子挤压晶体结构引起的应力所致。B：位错（单晶里一组晶胞排错位置）形成原因—晶体生长条件、晶体内的晶格应力、制造过程中的物理损坏本征堆垛层错非本征堆垛层错替位杂质空位Frenkel填隙杂质C：原生缺陷常见有滑移（晶体平面产生的晶体滑移）和挛晶（同一界面生长出两种不同方向的晶体），二者是晶体报废的主要原因。本征半导体非本征半导体杂质原子和能级缺陷