反相器

数字集成电路设计2011第5章CMOS反相器许晓琳([e-mail])合肥工业大学电子科学与应用物理学院2020年12月8日1时0分CMOS反相器.2本章重点•反相器完整性、性能和能量指标的定量分析•反相器设计的优化2020年12月8日1时0分CMOS反相器.35.1引言•成本：用复杂性和面积来表示•完整性和稳定性：用静态(即稳态)特性来表示•性能：由动态(即瞬态)响应决定•能量效率：由能耗和功耗决定2020年12月8日1时0分CMOS反相器.45.2静态CMOS反相器：直观综述VDDVoutCLVin图5.1静态CMOS反相器VDDRpVout=1Vin=0VDDRnVout=0Vin=VDD图5.2CMOS反相器的开关模型2020年12月8日1时0分CMOS反相器.5静态CMOS的重要特性1.电压摆幅等于电源电压高噪声容限2.逻辑电平与器件的相对尺寸无关晶体管可以采用最小尺寸无比逻辑3.稳态时在输出和Vdd或GND之间总存在一条具有有限电阻的通路低输出阻抗(k)4.输入阻抗较高(MOS管的栅实际上是一个完全的绝缘体)稳态输入电流几乎为05.在稳态工作情况下电源线和地线之间没有直接的通路(即此时输入和输出保持不变)没有静态功率6.传播延时是晶体管负载电容和电阻的函数2020年12月8日1时0分CMOS反相器.6回顾：短沟道I-V图(NMOS)00.511.522.500.511.522.5VDS(V)X10-4VGS=1.0VVGS=1.5VVGS=2.0VVGS=2.5VW/L=1.5,VDD=2.5V,VT=0.4V图3.19(b)0.25mCMOS工艺的短沟NMOS晶体管的I-V特性EarlyVelocitySaturationLinearSaturation2020年12月8日1时0分CMOS反相器.7回顾：短沟道I-V图(PMOS)•所有的电压和电流的极性都反过来了W/L=1.5,VDD=2.5V,VT=-0.4V图3.210.25mCMOS工艺的短沟PMOS晶体管的I-V特性-2.5-2-1.5-1-0.50-1-0.8-0.6-0.4-0.20×104VDS(V)ID(A)VGS=-1.0VVGS=-1.5VVGS=-2.0VVGS=-2.5V2020年12月8日1时0分CMOS反相器.8转换PMOSI-V线•以Vin,Vout和IDn作为选择的变量IDSp=-IDSnVGSn=Vin；VGSp=Vin-VDDVDSn=Vout；VDSp=Vout-VDDVGSp=-2.5VGSp=-1对X轴求镜面Vin=VDD+VGSpIDn=-IDpVin=1.5Vin=0Vin=1.5Vin=0平移VDDVout=VDD+VDSpIDpIDnIDnVDSpVDSpVout图5.3将PMOSI-V特性转换至公共坐标系(假设VDD=2.5V)2020年12月8日1时0分CMOS反相器.9静态CMOS反相器的负载线图5.4静态CMOS反相器中NMOS和PMOS管的负载曲线(VDD=2.5V)IDnVoutVin=2.5Vin=2Vin=1.5Vin=0Vin=0.5Vin=1NMOSVin=0Vin=0.5Vin=1Vin=1.5Vin=2Vin=2.5Vin=1Vin=1.5PMOS2020年12月8日1时0分CMOS反相器.10CMOS反相器的VTC图5.5由图5.4(VDD=2.5V)推导出的CMOS反相器的VTCVin0.511.522.5NMOSresPMOSoffNMOSsatPMOSsatNMOSoffPMOSresNMOSsatPMOSresNMOSresPMOSsatVout2.521.510.52020年12月8日1时0分CMOS反相器.11CMOS反相器：动态特性的开关模型VDDRnVoutCLVin=VDDVDDRpVoutCLVin=0门的响应时间是由通过电阻Rp充电电容CL(电阻Rn放电电容CL)所需要的时间决定的图5.6静态CMOS反相器动态特性的开关模型2020年12月8日1时0分CMOS反相器.125.3CMOS反相器稳定性的评估：静态特性5.3.1开关阈值•开关阈值VM定义为Vin=Vout的点(在此区域由于VDS=VGS，PMOS和NMOS总是饱和的)•开关阈值取决于比值r，它是PMOS和NMOS管相对驱动强度的比•一般希望VM=VDD/2(可以使高低噪声容限具有相近的值)，为此要求r1思考题5.1针对长沟道器件或低电源电压的反相器开关阈值•当PMOS和NMOS为长沟道器件或电源电压较低时不发生速度饱和，试推导VM的计算公式VM=VTn+r(VDD+VTp)/(1+r)，其中r=-kp/knDSATnnDSATppDDMVkVkVV＝，其中rr1r22DSATpTpMDDDSATp'pDSATnTnMDSATn'nnpVVVVVkVVVVkLWLW2020年12月8日1时0分CMOS反相器.13设计技术：使噪声容限最大•在设计静态CMOS电路时，建议使得PMOS部分比NMOS部分宽以均衡晶体管的驱动强度。所要求的宽度比见公式(5.5)–最大化噪声容限–得到对称的特性2020年12月8日1时0分CMOS反相器.14例5.1CMOS反相器的开关阈值通用0.25mCMOS工艺实现的一个CMOS反相器的开关阈值处于电源电压的中点处。所用工艺参数见表3.2。假设VDD=2.5V，最小尺寸器件的宽长比(W/L)n为1.5VT0(V)(V0.5)VDSAT(V)k’(A/V2)(V-1)NMOS0.430.40.63115×10-60.06PMOS-0.4-0.4-1-30×10-6-0.1V.V...LW.........VVVVkVVVVkLWLWMpDSATpTpMDSATp'pDSATnTnMDSATn'nnp251255515353201402512630430251016301030101152266－－－＝2020年12月8日1时0分CMOS反相器.15分析：•VM对于器件比值的变化相对来说是不敏感的–将比值设为3、2.5和2，产生的VM分别为1.22V、1.18V和1.13V–因此使PMOS管的宽度小于完全对称所要求的值是可以接受的•增加PMOS或NMOS宽度使VM移向VDD或GND–不对称的传输特性实际上在某些设计中是所希望的1001010.80.911.11.21.31.41.51.61.71.8VM(V)(W/L)p/(W/L)n~3.42020年12月8日1时0分CMOS反相器.165.3.2噪声容限根据定义，VIH和VIL是dVout/dVin=-1(=增益)时反相器的工作点NMH=VDD-VIHNML=VIL逐段线性近似：VIH=VM-VM/gVIL=VM+(VDD-VM)/g结论：在过渡区有较高的增益是我们所希望的图5.9对VTC进行逐段线性近似简化了VIL和VIH的推导VOHVoutVOLVinVMVILVIH2020年12月8日1时0分CMOS反相器.17例5.2CMOS反相器的电压传输特性和噪声容限假设设计一个通用0.25mCMOS工艺的反相器，PMOS对NMOS的比为3.4，其中NMOS晶体管的最小尺寸为(W=0.375m，L=0.25m，即W/L=1.5)00.511.522.500.511.522.5Vin(V)Vout(V)g=-27.5VIL=1.2V,VIH=1.3VNML=NMH=1.2确切值：VIL=1.03V,VIH=1.45VNML=1.03V&NMH=1.05V输出电阻低输出=2.4k高输出=3.3k分析：公式5.10过高估计了增益；最大的偏差是对于VTC的逐段线性近似造成的2020年12月8日1时0分CMOS反相器.18在饱和区，增益与电流的斜率关系很大(Vin=VM)(1+r)g----------------------------------(VM-VTn-VDSATn/2)(n-p)分析：这一增益几乎完全取决于工艺参数，特别是沟长调制()；设计者通过选择电源电压及晶体管尺寸只能对它产生很小的影响00.511.522.5-18-16-14-12-10-8-6-4-20Vin(V)gain图5.10(b)模拟得到的CMOS反相器的电压增益2020年12月8日1时0分CMOS反相器.195.3.3再谈稳定性器件参数变化器件尺寸的变化只是引起开关阈值的平移00.511.522.500.511.522.5Vin(V)Vout(V)GoodPMOSBadNMOSGoodNMOSBadPMOSNominal2020年12月8日1时0分CMOS反相器.20降低电源电压00.050.10.150.200.050.10.150.2Vin(V)00.511.522.500.511.522.5Vout(V)Gain=-1Vout(V)Vin(V)(a)降低VDD改善了增益(b)对非常低的电源电压传输特性变差图5.12CMOS反相器的VTC与电源电压的关系(0.25mCMOS工艺)2020年12月8日1时0分CMOS反相器.215.4CMOS反相器的性能：动态特性5.4.1计算电容值CwCDB2CDB1CGD12CG4CG3本征MOS晶体管电容外部MOS晶体管(扇出)电容连线电容Vout2VinVoutVoutVinM2M1M4M3Vout2CL2020年12月8日1时0分CMOS反相器.22栅漏电容Cgd12•在输出过渡的前半部(至50%的点)，M1和M2不是断开就是处在饱和模式•集总电容模型要求用接地电容来代替浮空的栅漏电容VinCgd1M1VoutVVVinM1VoutVV2Cgd1图5.14密勒效应----一个在其两端经历大小相同但相位相反的电压摆幅的电容可以用一个两倍于该电容值的接地电容来代替2020年12月8日1时0分CMOS反相器.23例5.32.5VCMOS反相器的Keq扩散电容Cdb1和Cdb2•可引入一个乘法因子Keqt来联系线性化的电容和零偏置条件下的结电容的值Ceq=KeqCj0high-to-lowlow-to-highKeqbpKeqswKeqbpKeqswNMOS0.570.610.790.81PMOS0.790.860.590.72020年12月8日1时0分CMOS反相器.24连线电容Cw•连线电容取决于连线的长度和宽度，并且与扇出离开驱动门的距离以及扇出门的数目有关•连线电容的重要性随着工艺尺寸的缩小日益增加2020年12月8日1时0分CMOS反相器.25扇出的栅电容Cg3和Cg4•假设扇出电容等于负载门M3和M4总的栅电容•简化了实际情形：–假设栅电容的所有部分都连在Vout和GND(或VDD)之间–假设所连接的门的沟道电容在我们所关注的时间内保持不变)CLWC(C)CLWC(C(PMOS)C(NMOS)CCoxppGDOpGSOpoxnnGDOnGSOngategateout-fan2020年12月8日1时0分CMOS反相器.26例5.4一个0.25mCMOS反相器的电容InOutMetal1VDDGND1.2mm=2l1.125/0.250.375/0.25PMOSNMOSPolysilicon0.1250.5W/LAD(m2)PD(m)AS(m2)PS(m)NMOS0.375/0.250.31.8750.31.875PMOS1.125/0.250.72.3750.72.3752020年12月8日1时0分CMOS反相器.27CL的组成(0.25m)电容表达式值(fF)(HL)值(fF)(LH)CGD12ConWn0.230.23CGD22CopWp0.610.61CDB1KeqbpnADnCj+KeqswnPDnCjsw0.660.90CDB2KeqbppADpCj+KeqswpPDpCjsw1.