电子技术第8章 组合逻辑电路

第8章组合逻辑电路8.2加法器与数值比较器8.3编码器8.4译码器8.1组合逻辑电路的分析与设计8.5数据选择器与数据分配器按照电路结构和工作原理的不同，通常将数字电路分为组合逻辑和时序逻辑电路两类。组合逻辑电路：任何时刻，电路的输出只决定于同一时刻各输入变量的取值，而与电路以前的状态无关。组合逻辑电路特点：输入和输出之间没有反馈延时通路；电路中没有记忆单元。8.1.1组合逻辑电路的分析组合逻辑电路的分析步骤：（1）根据逻辑图写出输出端的逻辑表达式；（2）将逻辑代表达式化简或进行逻辑变换；（3）由化简的逻辑表达式列真值表；（4）分析逻辑功能。8.1组合逻辑电路的分析与设计对于一个已知的逻辑电路，要研究它的工作特性和逻辑功能，称为分析；对于已经确定要完成的逻辑功能，要给出相应的逻辑电路，称为设计。ABCF&&&&逻辑图逻辑表达式11最简与或表达式化简2ABXBCYCAZXYZF2CABCABF从输入到输出逐级写出ACBCABXYZFABCF00000101001110010111011100010111最简与或表达式3真值表CABCABF34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4Z≥1≥111ABCFXY≥1逻辑图BBACBABYXZFBYXZBAYCBAX逻辑表达式例：BABBABBACBAF最简与或表达式真值表ABCF00000101001110010111011111111100ABCY&用与非门实现电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能ABBAFABCFXYZ&&&≥1&逻辑图逻辑表达式例：最简与或表达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF))((真值表电路的逻辑功能ABCF00000101001110010111011110000001由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。逻辑图逻辑表达式例：最简与或表达式Y&&&&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21真值表电路的逻辑功能ABCF1F20000010100111001011101111010101101010111由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时，F2=1；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。8.1.2组合逻辑电路的设计组合逻辑电路的设计步骤：（1）根据逻辑要求，列出真值表；（2）由真值表写出逻辑函数表达式并化简；（3）画出逻辑图；真值表电路功能描述例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。1穷举法1BA～220VF实际电路图：ABF0001101110012逻辑表达式或卡诺图最简与或表达式简化32ABBAF已为最简与或表达式4逻辑变换5逻辑电路图ABF=1用与非门实现BAF用同或门实现ABF&&1&1真值表电路功能描述例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。1穷举法1ABCFABCF000001010011100010010111011101112逻辑表达式最简与或表达式化简324逻辑变换ABCCABCBACBAF3ACABCBABBACCCABCBACBAABCCABABCCBAF)()(4ACABCBAF5逻辑电路图ACABCBAF5ABCF&&&&111真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。1穷举法1ABCFABCF000001010011000010010111011101112ABCCABCBAF2逻辑表达式ABCF&&&3最简与或表达式化简45逻辑变换逻辑电路图3化简45ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(例旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。真值表电路功能描述1穷举法1设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车，F2=1表示允许直快列车发车，F3=1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。ABCF1F2F30000010100111001011101110000010100101001001001002逻辑表达式及化简2CBAFBABCACBAFAABCCABCBACBAF3213画逻辑图3F3AF2&&11F1BCCBAFBAFAF321例使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。真值表电路功能描述1穷举法1设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。ABCF1F2F30000010100111001011101110000000000100000011001112逻辑表达式及化简2CAABCCBAFBCABCBCAFABABCCABF321真值表3画逻辑图3CAFBCFABF321F3AF2&1F1BC&1&1竞争：组合逻辑电路中，输入信号同时向相反的逻辑电平跳变的现象。竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。8.1.3组合逻辑电路中的竞争冒险tpdAAAA1＆0AAFA1.产生竞争-冒险的原因由于门电路的延迟，信号从不输入经过不同的路径传输到输出所需的时间不同，从而导致错误的输出。F在输出端产生尖峰干扰AA1≥11AAFAAAF代数法当函数表达式可以化成：AAFAAF即含有互补变量，A变量变化可能引起冒险。卡诺图法ABC010001111011001100如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有竞争冒险现象。2.竞争-冒险的判断利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：ACBCBAF1100ABC01000111101100有一逻辑函数F=BC+AB，其卡诺图为：冗余项3.竞争-冒险的消除8.2.1加法器8.2加法器与数值比较器加法器：能实现二进制加法运算的逻辑电路。半加：能实现两个1位二进制数相加而求得和及，不考虑来自低位的进位。全加：实现两个1位二进制数相加，且考虑来自低位的进位。进位如：000011+10100100进位如：000011+10101010能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。半加器真值表AiBiSiCi0001101100101001iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCi∑CO半加器符号半加器电路图加数本位的和向高位的进位1.半加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。AiBiCi-1SiCi0000010100111001011101110010100110010111Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS2.全加器iiiiiiBACBAC1)(全加器的逻辑图和逻辑符号=1&&AiBiCi-1SiCi逻辑图图2-2-3全加器的逻辑图和符号&=11iiiiCBASAiBiCi-1SiCiCICO∑逻辑符号图2-2-3全实现多位二进制数相加的电路称为加法器。3.串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。C3S3C2S2C1S1C0S0C0-1A3B3A2B2A1B1A0B0∑COCICOCI∑∑∑COCICOCICICICICICICICICI特点：进位信号是由低位向高位逐级传递的，速度不高。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。设A＞B时F1＝1；A＜B时F2＝1；A＝B时F3＝1。得1位数值比较器的真值表。ABF1(AB)F2(AB)F3(A=B)000110110010101000011位数值比较器8.2.2数值比较器BABAABBAFBAFBAF321AB11≥1F2(AB)F3(A=B)F1(AB)&&逻辑表达式逻辑图ABF1(AB)F2(AB)F3(A=B)00011011001010100001N=2n个n位编码器高低电平信号二进制代码将输入信号编成二进制代码的电路。实现编码操作的电路称为编码器。8.3编码器8.3.1二进制编码器输入输出Y2Y1Y0I0I1I2I3I4I5I6I7000001010011100101110111输入8个互斥的信号输出3位二进制代码3位二进制编码器真值表753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY逻辑表达式I7I6I5I4I3I2I1Y2Y1Y0&&&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。设二进制译码器的输入端为n个，则输出端为N=2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。8.4译码器8.4.1二进制译码器译码是编码的逆过程。A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70000010