第3章 现代数字电子技术-原理图输入方法

第3章现代数字电子技术在全国大学生电子设计竞赛题目中：1995年的题目二：“实用信号源的设计和制作”；2005年的题目（A）：“正弦信号发生器”。（）相同点：设计一个输出信号频率能等步长数控的正弦信号发生器。主要区别：输出信号上限频率：95年：20KHz；05年：10MHz！显然，面对05年的赛题，95年曾经成功的设计工具、设计技术、设计方案、系统结构、硬件实现、乃至部分设计理论都用不上了。这意味着10年前曾经是优秀的电子设计工程师，如果不随时代更新知识，10年后只能面临被淘汰的命运！本章首先介绍MAX+plusⅡEDA开发工具软件的安装和操作指南，然后分别以原理图输入法和文本输入法为例详细介绍FPGA/CPLD的开发步骤和方法。EDA开发工具及技术1.MAX+plusⅡ的安装方法1.1安装运行MAX+plusII目录中的Baseline\setup.exe以完成安装；1.2遵守协议安装成功后第一次运行MAX+plusII时会弹出一个对话框提示遵守协议需要用鼠标将下拉条拉到最后OK按钮才会点亮，然后选择OK按钮即可，另外一种解决方法是按两次TAB键后OK按钮即可点亮。1.MAX+plusⅡ的安装方法1.3授权（LICENSE）文件复制CRACK名称为ALTERA.DAT的LICENSE文件，到MAX+plusII的安装目录下（如c:\maxplus2）。运行MAX+plusII，进入MAX+plusII集成环境，选择OptionLicenseSetup菜单，弹出一个对话框。按Browse按钮，此时选择前面复制时进入的授权文件即可。MAX+plusⅡ软件授权操作提示对话框2.MAX+plusⅡ原理图输入法用MAX+plusII的原理图输入设计法进行数字系统设计时，不需要任何硬件描述语言知识，在掌握了数字逻辑电路的基本知识后，即可使用MAX+plusII提供EDA平台，设计数字电路。为了方便电路设计，设计者首先应当在计算机中建立自己的工程目录。例如，将自己的全部EDA设计文件放在d:\myeda文件夹中，而为图形编辑设计建立d:\myeda\mygdf文件夹，为VHDL文本编辑设计建立d:\myeda\myvhdl等。2.1MAX+plusⅡ原理图输入的基本操作编辑原理图编译设计文件功能仿真产生元件符号引脚锁定时序仿真硬件调试编程下载（1）图形编辑界面2.1.1编辑图形设计文件执行“File”“New”命令，弹出编辑文件类型对话框，选择“GraphicEditorfile”后按“OK”。MAX+plusⅡ的图形编辑界面（2）进入元器件选择窗由此输入所需要的元件名用户自己设置的元件库基本逻辑元件库老式宏函数元件库参数可设置的强函数元件库基本逻辑元件库中的元件半加器（h_adder.gdf）设计项目示意图（3）图形编辑界面上构建原理图2.1.2编译设计图形文件设计好的图形文件一定要通过MAX+plusII的编译。在MAX+plusⅡ集成环境下，执行“MAX+plus”菜单下的“Compiler”命令，在弹出的编译对话框按“START”键，即可对h_adder.gdf文件进行编译。在编译中，MAX+plusII自动完成编译网表提取（CompilerNetlistExtractor）、数据库建立（DatabaseBuilder）、逻辑综合（LogicSynthesizer）、逻辑分割（Partitioner）、适配（Fitter）、延时网表提取（TimingSNFExtractor）和编程文件汇编（Assembler）等操作。2.1.3产生元件符号在MAX+plusII集成环境下，执行“File”菜单下的“CreateDefaultSymbol”命令，将通过编译的GDF文件产生一个元件符号，并保存在工程目录中。元件符号可以被其他图形设计文件调用，实现多层次的系统电路设计。半加器元件符号2.1.4功能仿真设计文件仿真，也称为模拟（Simulation），是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。仿真包括编辑波形文件、波形文件存盘和执行仿真文件等操作。h_adder的仿真结果上述的仿真仅是用来检查设计电路的逻辑功能是否正确，与实际编程下载的目标芯片还没有联系。为了获得与目标器件对应的、精确的时序仿真文件，在对文件编译前必须选定设计项目的目标器件，在Max+plusII环境中主要选Altera公司的FPGA或CPLD。编程下载包括选择目标芯片、引脚锁定、编译和编程下载等操作。完成选择目标芯片、引脚锁定再编译后再进行的仿真称为时序仿真，此时的仿真是针对具体的目标芯片进行的。2.1.5编程下载设计文件（1）选择目标芯片执行“Assign”的“Device…”命令，选择下载芯片型号。在“DeviceFamily”中选择“FLE10K”，在Device列表中选择“EPF10KLC84-4”芯片型号。（2）锁定引脚选择EDA实验/开发设备GW48的实验结构图NO.6；用“键7”和“键8”分别作为A、B输入按键，接PIO12和PIO13；用“D8”和“D7”作为设计电路的进位CO与和SO输出显示接PIO23和PIO22。2.1.6设计电路硬件调试按实验板上的“模式选择”键，选择模式NO.6，执行向EPF10K10编程下载配置后，按动GW48实验板上的高低电平输入键“键7”和“键8”，得到A、B不同的输入组合；观察“D8”和“D7”发光二极管显示的结果是否正确。步骤1：为本项工程设计建立文件夹注意：文件夹名不能用中文，且不可带空格。——以1位全加器的设计为例3.1原理图输入法的基本设计步骤3.FPGA／CPLD开发方法和步骤为设计全加器新建一个文件夹作工作库文件夹名取为My_EDA注意，不可用中文！步骤2：输入设计项目和存盘进入MAX+plusII，建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件元件输入对话框首先在这里用鼠标右键产生此窗，并选择“EnterSymbol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出将所需元件全部调入原理图编辑窗连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中步骤3：将设计项目设置成工程文件(PROJECT)首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变将当前设计文件设置成工程文件注意，此路径指向当前的工程！步骤4：选择目标器件并编译选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来对工程文件进行编译、综合和适配等操作选择编译器编译窗完成编译！步骤5：时序仿真(1)建立波形文件首先选择此项，为仿真测试新建一个文件选择波形编辑器文件(2)输入信号节点从SNF文件中输入设计文件的信号节点点击“LIST”SNF文件中的信号节点（3）列出并选择需要观察的信号节点用此键选择左窗中需要的信号进入右窗最后点击“OK”图4-9列出并选择需要观察的信号节点(4)设置波形参量在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)消去这里的勾，以便方便设置输入电平(5)设定仿真时间选择ENDTIME调整仿真时间区域。选择60微秒比较合适(6)加上输入信号为输入信号设定必要的测试电平或数据(7)波形文件存盘保存仿真波形文件用此键改变仿真区域坐标到合适位置。点击‘1’，使拖黑的电平为高电平(8)运行仿真器运行仿真器选择仿真器运行仿真器(9)观察分析半加器仿真波形半加器h_adder.gdf的仿真波形(10)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器打开延时时序分析窗选择时序分析器输入输出时间延迟步骤6：引脚锁定可选择键8作为半加器的输入“a”选择实验电路结构图6选择键7作为半加器的输入“b”可选择发光管8作为半加器的进位输出“co”可选择发光管7作为半加器的和输出“so”选择实验板上插有的目标器件目标器件引脚名和引脚号对照表键8的引脚名键8的引脚名对应的引脚号引脚对应情况实验板位置半加器信号通用目标器件引脚名EP1K30TC144引脚号1、键8：aPIO13272、键7bPIO12263、发光管8coPIO23394、发光管7soPIO2238选择引脚锁定选项引脚窗此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！再编译一次，将引脚信息进去步骤7：编程下载(1)再编译1次将引脚信息编译进去选择编程器，准备将设计好的半加器文件下载到目器件中去编程窗(2)打开编程器窗口（3）设置编程下载方式在编程窗打开的情况下选择下载方式设置选择此项下载方式步骤7：编程下载(1)下载方式设定。图4-18设置编程下载方式（4）向EF1K30下载配置文件下载（配置）成功！若键8、7为高电平进位“co”为‘1’和“so”为‘0’选择电路模式为“6”模式选择键步骤8：包装元件入库选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择“File”菜单的“CreateDefaultSymbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。步骤9：设计顶层文件(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口在顶层编辑窗中调出已设计好的半加器元件(2)完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3)将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。在顶层编辑窗中设计好全加器(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。1位全加器的时序仿真波形设计流程归纳MAX+plusII一般设计流程2位十进制数字频率计设计1.设计有时钟使能的两位十进制计数器(1)设计电路原理图。用74390设计一个有时钟使能的两位十进制计数器(2)计数器电路实现调出元件74390从Help中了解74390的详细功能(3)波形仿真两位十进制计数器工作波形2.频率计主结构电路设计两位十进制频率计顶层设计原理图文件两位十进制频率计测频仿真波形3.测频时序控制电路设计测频时序控制电路测频时序控制电路工作波形4.频率计顶层电路设计频率计顶层电路原理图(文件：ft_top.gdf)频率计工作时序波形实验目的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法，完成8位十进制频率计的设计。原理说明：利用第2节介绍的2位计数器模块连接它们的计数进位，用4个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照第2节中的设计流程和方法即可完成全部设计。实验8位十进制频率计的设计实验内容1：首先按照本章第2节介绍的方法与流程，完成2位频率计的设计，包括原理图输入、编译、综合、仿真等。实验内容2：建立一个新的原理图设计层次，在完成实验内容1的基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率。实验8位十进制频率计的设计思考题：为了产生测频控制信号，还有什么其他更简单的电路可以获得第二节所得