FPGA-VHDL与Verilog混合仿真-hebust.satlab.V1.0

河北科技大学信息科学与工程学院卫星应用技术研究室VHDL与Verilog混合仿真技术报告修改历史：版本：V1.0作者：梁亮日期：2014-7-1最后修改：2014-7-1VHDL与Verilog混合仿真技术报告共4页，第2页目录1概述...........................................................................................................................................32详细分析...................................................................................................................................32.1编译资源库...................................................................................................................32.2仿真方法.......................................................................................................................4VHDL与Verilog混合仿真技术报告共4页，第3页1概述在使用Modelsim进行仿真时，可能会遇到对VHDL和Verilog两种语言的混合仿真。通过实际中的一些试验和验证，大致分析了对于混仿所需要的流程。这里主要介绍要实现混合仿真所需要的步骤，同时分析了能够使用混合仿真的各种情况。2详细分析混合仿真指对于使用VHDL和Verilog这两种语言编写的程序在Modelsim中进行混合仿真，仿真的程序中既有VHDL程序又有Verilog程序。通过一些试验发现，如果仿真的程序不会调用库文件时，使用Modelsim对两种语言的程序进行混仿没有出现问题。当所编写的程序涉及到库的调用，例如使用软件生成的IP核文件时，需要在仿真中添加对应语言的仿真库。即调用的IP核文件是何种语言类型就需要添加对应语言的仿真库。但是，在仿真前对库文件进行编译的时候需要注意，不能把两种语言的库文件编译到一个Modelsim库中。对于同一种仿真库的两种语言版本需要编译到两个Modelsim库中。2.1编译资源库QuartusII中提供的仿真库文件存放的路径是D:\altera\12.0\quartus\eda\sim_lib，每个库文件提供了两种形式：.v(Verilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。在编译两种格式的库文件时，不能把两种库编译到一个library中，可以通过建立两种库来区分。由于此前已经编译了Verilog格式的altera_mf库，所以把VHDL格式的文件编译到altera_mfvhd库中。一般情况下，在使用ALTERA系列芯片时需要对三类库文件220model、altera_mf和altera_primitives进行编译，这些库文件都有各自对应的.v(Verilog)格式和.vhd(VHDL)格式两种。其中对于vhd格式的库而言需要先编译对应的components文件再编译源文件。如图1所示，表示需要编译的.vhd(VHDL)格式的文件顺序。VHDL与Verilog混合仿真技术报告共4页，第4页图1编译顺序2.2仿真方法准备好库文件的编译后就可以进行仿真，如果使用的是do文件对所需添加的文件进行编译，需要注意编译VHDL和Verilog两种语言的命令不同。完成所有文件的编译以后，需要添加资源库。如图2所示，在startsimulation中选择libraries标签页，依次添加两种语言的仿真库。因为在试验中使用了两种语言的IP核，他们分别需要调用两种语言的altera_mf库，所以图片中显示添加了两个库。图2添加仿真库这一步操作对应于do文件中的命令为vsim-LD:/modeltech_6.6d/altera/altera_mf-LD:/modeltech_6.6d/altera/altera_mfvhd-libwork-voptargs=\+acc\-t1ps-novoptwork.tb_Carrier执行这命令即可进行仿真，添加所需观测的信号。