IC设计环境与EDA软件的系统集成

IC设计环境与EDA软件的系统集成作者：王志新学位授予单位：北京邮电大学相似文献(10条)1.学位论文郑石平中小规模集成电路测试方法的分析与仿真实现2006本文讲述了中小规模集成电路(简称IC)测试的基本原理和测试的基本方法，并依据其基本原理与方法进行了相应的仿真验证。反过来，通过相关测试仿真可以在未进行实际测试之前，先对测试的集成电路进行一个比较全面的性能、参数的了解，为IC的最终测试做好准备。这种方法特别是对那些要测试的IC并不是熟悉时，非常有效，可通过测试仿真的方法对IC进行一个全面的认识、了解、熟悉。并且通过测试仿真可以获得测试向量。第一部分主要讲述了集成电路测试的种类和集成电路测试系统的发展历史和现状，并对仿真软件EWB的特点、虚拟仿真仪器和仿真用元器件库做了说明，以及对IC测试的研究现状和仿真测试的研究现状进行介绍。第二部分通过对IC测试原理和测试仿真原理的介绍及对仿真实现和实际测试系统的测试对比，可以很清楚看到两种方法有各自存在的实际意义。IC仿真测试是从理论上对测试电路进行仿真和对其功能的全面了解。然后在此基础上，我们可以通过实际测试系统更加全面地对IC进行测试，有利于实际测试工作的顺利开展，达到预期的测试目的。第三部分讲述具体的测试和仿真测试应用，首先从理论上阐述了IC仿真测试方法的重要性，并且进一步叙述了如何把测试仿真的结果应用到实际的集成电路测试中去的方法。并按不同的电路类型进行实际的仿真分析。分别对数字电路、模拟电路以及数/模、模/数(A/D、D/A)电路的测试原理和方法及其测试仿真进行了具体举例说明。通过具体事例说明了仿真测试的灵活性、可操作性和广泛应用等特性。第四部分通过对集成电路的故障分析与定位及仿真复现，进一步解释了故障发生的各种可能，从理论上得到了充分证实，这样更有利于故障的定位。第五部分总结与展望，主要对全文内容进行全面的总结，并对仿真测试与实际测试系统存在的意义进行说明，以及目前存在的问题并且对集成电路仿真测试和测试的未来发展进行了展望。2.期刊论文马佩军.郝跃.刘红侠.MaPei-jun.HAOYue.LIUHong-xia针孔缺陷对集成电路功能成品率影响分析与仿真-半导体学报2001,22(1)对集成电路针孔缺陷引起功能成品率下降的模型进行了研究，给出了分析和仿真针孔功能成品率的两种计算方法——Monte-Carlo方法和关键面积提取方法，这对集成电路成品率设计和分析是非常重要的.3.期刊论文侯丽敏.闫健.HOULi-min.YANJian通信电子线路课程中集成电路的仿真与教学-电气电子教学学报2010,32(2)本文提出采用Multisim来仿真通信电子线路课程中的集成电路,结合MC1596芯片作为乘法器的部分应用功能,完成了幅度调制和解调、载波提取等仿真.在课堂上利用多媒体教学显示其具体电路的实现、中间过程及输出结果,可以加深学生对通信电子线路课程中难懂内容的理解,并能拓展学生的视野,提高教学效率与质量.4.期刊论文陈慧凯TSUPREM-4二维集成电路工艺仿真系统及其应用-山东科学2002,15(2)本文介绍了当前最新版本TSUPREM-4二维集成电路工艺仿真系统并使用该系统进行了杂质分凝行为等多项仿真应用,完成了对杂质分凝行为的定量分析.5.学位论文马佩军集成电路功能成品率仿真与优化技术研究2000该文对集成电路功能成品率模型、仿真技术以及功能成品率优化设计方法进行了系统研究.主要研究结果如下:首先,研究了工艺缺陷引起电路故障的机理,在冗余物缺陷和丢失物缺陷的研究基础上,考虑了介质层针孔缺陷对功能成品率的影响,得到了针孔缺陷的故障识别算法(应用于MonteCarlo成品率仿真)和关键面积提取算法.该文对不同种类的缺陷分别提出了相应的故障识别算法.成功地开发了MonteCarlo功能成品率仿真系统.该文在研究现有关键面积计算模型及其不足之处后,首次提出了适用于一般版图图形结构的关键面积计算模型.该文在功能成品率优化设计方法研究上取得重要结果.论述了基本优化策略,重点研究了基于局部版图布线调整的功能成品率优化方法.该文还研究了基于线型调整和连线位置调整的局部版图优化技术,通过实际版图结构的关键面积特性对比说明了这两种技术的有效性.此外,还对全局版图调整的功能成品率优化进行了研究与探讨,分析了版图设计规则变化对功能成品率的影响.6.学位论文崔强集成电路中ESD防护研究2008随着半导体制造工艺的特征尺寸越来越小，静电放电(ESD，Electro-StaticDischarge)已经成为集成电路中最重要的可靠性问题之一。半导体制造工艺的不断改进使得ESD防护设计越来越困难，国内在ESD领域的研究相对较少。本论文主要研究了芯片上ESD防护设计，TCAD(工艺计算机辅助设计)仿真，及电路级建模。本论文采用的工艺有：华虹NEC0.18μmEEPROMCMOS工艺，和舰0.18μmCMOS工艺，中芯国际0.18μmCMOS工艺和90nmCMOS工艺。论文首先设计并流片测试了现有常用的ESD防护器件，对主要的器件就行了评估：LSCR(横向SCR)，MLSCR(改进式横向SCR)，LVTSCR(低触发电压SCR)，HHSCR(高维持电压SCR)和外部电路触发的ESD防护器件。在此基础上，本文提出并分析了两种新颖的ESD防护器件：多晶硅栅辅助SCR(PASCR)和对称式SCR。PASCR结构采用了多晶硅版图层次，测试结果表明PASCR具有优秀的ESD防护鲁棒性能。单叉指PASCR只占据947μm2的版图面积，能够承载7-kV的人体模型的静电冲击。PASCR的鲁棒性可以由“前向泄放通道抚平效应”和“边缘泄放通道效应”来解释。在对称式版图SCR部分，多叉指的双流向对称式版图SCR和四流向对称式版图SCR能够产生更均匀的电流通道来更好地泄放ESD电流。对称式版图SCR的TLP测试结果表明在相同的版图面积下，双流向对称式版图SCR的鲁棒性比传统多叉指MLSCR提高两倍以上，并且能够承载15-kV的人体模型的静电冲击。同时，四流向对称式版图MLSCR的面积只有传统非对称式版图的39％，但是能够耐受同等程度的ESD冲击。测试结果进一步表明了PASCR和对称式版图SCR的“S”型电流.电压特性能够根据不同的被防护电路做出相应的调整。论文针对实际生产中的某个特定工艺，提出了一个基于SCR的片上ESD防护解决方案。测试结果表明该ESD防护设计解决方案完全满足设计指标。对于ESD防护器件的TCAD仿真，本学位论文在传统直流仿真的基础上提出了一种新颖的评估ESD防护器件综合性能的方法。这个仿真方法采用了能够更好地描述ESD事件的混合瞬态仿真电路模式。该方法论可以综合评估ESD防护器件的鲁棒性，有效性，透明性，和敏捷性。本学位论文根据这个TCAD仿真方法对基于SCR的ESD防护器件进行了鲁棒性能评估，并提出了“鲁棒系数”的概念。“鲁棒系数”可以用来比较不同ESD模型和等级，不同类型的ESD防护器件的鲁棒性能。仿真和测试结果比较表明：本文中的TCAD瞬态评估方法论的收敛性好，并对ESD器件的设计有很强的指导作用。最后本学位论文提出了基于Verilog-A语言的ggNMOS(栅接地NMOS)和SCR的宏模块模型。在ggNMOS的建模中，本文指出了一种提取“雪崩击穿”和“二次击穿”电学参数的方法。SCR模型包含了七个用VerilogA语言编写的宏模块。本文对这七个模块的物理方程做了详细的描述。从ggNMOS和SCR的仿真结果可以看出，这两个器件模型的建立对系统级仿真ESD防护有很强的指导作用。本学位论文的研究工作对深亚微米工艺中ESD防护设计的解决具有重要的指导意义。有关ESD防护设计已经在相关工艺线中得到应用(包括某公司的智能卡芯片等)。论文主要创新点包括：利用多晶硅版图层次设计ESD防护器件；利用空间对称式版图结构提高了防护器件的导通均匀性；利用TCAD瞬态仿真技术对ESD防护器件作了综合性能评估。上述创新点已经申请了发明专利。另外，本文对基本的ESD器件进行的电路级宏模块建模也具有一定创新性。本课题的下一步工作：进一步提高TCAD仿真和实测数据的参数匹配性，以及调整ESD防护器件电学参数的设计方法。7.期刊论文闵春燕.王岩峰仿真技术在半导体和集成电路生产流程优化中的应用-半导体技术2003,28(10)半导体和集成电路制造是一个流程高度复杂,资金高度密集的加工过程.集成电路制造的特殊性表现在产品工序的繁多,对设备的高利用率要求,和再进入(Re-entry)的流程特点.这种特殊的工艺流程特点决定了半导体集成电路工序中的排队优化选择策略比其他制造行业更为复杂,对生产效率和制造周期有更直接的影响.本文通过EXTEND仿真软件对英特尔的一个微型晶圆试验台进行初步研究,来说明计算机仿真手段在半导体集成电路生产流程优化中的作用.8.学位论文李康超深亚微米集成电路可靠性设计与建模方法2005为了适应SoC芯片性能的要求，VLSI的的密度和复杂度随着不断缩小的设计规则而不断增加。那么对于复杂的SoC芯片如何能够对其长期工作的可靠性进行评估就成为一个重要的问题。超深亚微米下的CMOS电路长期可靠性是由MOSFET的微观失效机制来决定的，对CMOS电路可靠性的评估和改善应该在失效模式分析和对基本的物理失效机制正确理解的基础上进行。本论文重点通过对影响超深亚微米器件可靠性的几种最主要失效机制进行分析和建模，建立起了对交流工作状态下的电路可靠性退化的评估算法体系。并目．设计了一个半导体集成电路可靠性评价平台软件体系架构，将可靠性退化评估算法进行了系统集成。该平台最终在Cadence设计环境下实现完成。论文首先介绍了超深亚微米器件的基本特性、用于描述其行为的BSIM3器件模型和电路仿真分析的基本原理，并描述了Cadence工具的基本组成。然后，对超深亚微米MOS器件的可靠性退化机理进行了分析和建模。对引起超深亚微米电路长期工作失效问题的三种最主要失效机制即MOSFET的热载流子注入引起退化(HCI效应)、负偏置温度不稳定性(NBTI效应)以及栅氧化层经时击穿失效(TDDB失效)进行研究，并建立在静态应力下的退化模型和电流模型，可以对器件参数的退化和寿命进行预测和评价。以此为基础，又提出了各自适用于电路工作条件下来预测器件退化的相关准静态模型。在MOS器件3种主要失效机制的物理模型基础上，进一步提出了电路可靠性仿真方法。本论文提出了对模拟和数字电路适用的电路长期工作寿命的仿真预测算法，利用这些模型工具来评价和预测CMOS电路长期工作条件下整体退化情况和电路的可靠工作寿命。并在Cadence设计环境中进行了实现。进一步提出一种MOSFET的退化漏电流模型，又称为△I,d模型，对HCI应力条件下电路退化后的工作波形进行仿真预测。这一△L,d模型采用单一等式形式进行描述，在全部三个工作区域连续可导。通过这些仿真算法的使用，本论文实现了器件级电路可靠性仿真的基本功能。在可靠性模型参数提取方面，本论文提出了一种多目标全域优化提取的参数提取方式。采用这一方法，可以对同一种工作条件下的多个模型参数同时进行优化提取，这样提取的结果不仅可以使被拟合模型同时满足拟合条件，而且能够得到反映多个模型参数内在联系的最优参数集。通过将这一方法在可靠性参数提取工具OPTIMRel中实际使用，取得了良好的效果。最后，设计并实现了一个超深亚微米集成电路可靠性仿真评价平台。在这一部分先描述了可靠性评价平台的软件体系结构，综合考虑了对硅MOS器件和电路可靠性研究领域的一些共同需求，使其能够适用于集成电路可靠性评价领域中大部分应用模式。然后，给出了可靠性算法设计集成方法及其实现。在这一软件体系结构指导下，设计实现了“西安电子科技大学集成电路可靠性分析系统”(XDRT系统)作为这一软件体系结构的一种实现方式。XDRT可靠性分析系统的设计实现为超深亚微米MOSFET电路可靠性的研究提供了一个平台，并且为今后对电路可靠性的进一步研究奠定了基础。9.会议论文庄伟.陈如山.丁