Ch04集成电路器件工艺

11第四章集成电路器件工艺4.1双极型集成电路的基本制造工艺4.2MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺22第四章集成电路器件工艺IC材料、工艺、器件和电路材料工艺器件电路形式电路规模Si-BipolarD,BJT,R,C,LTTL,ECL,CMLLSINMOSD,NMOS,R,CNMOS,SCFLVLSICMOSD,P/N-MOS,R,CCMOS,SCFLULSI,GSIBiCMOSD,BJT,P/N-MOS,R,CECL,CMOSVLSI,ULSISilicon硅Si/GeD,HBT/HEMTECL/SCFLLSIMESFETD,MESFET,R,C,LSCFLLSI,VLSIHEMTD,E/D-HEMT,R,C,LSCFLLSI,VLSIGaAs砷化镓HBTD,HBT,R,C,LECL,CMLMSI,LSIHEMTD,HEMT,R,C,LSCFL,CMLMSIInP磷化铟HBTD,HBT,R,C,LECL,CMLMSI表4.133图4.1几种IC工艺速度功耗区位图444.1双极型集成电路的基本制造工艺4.2MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺554.1.1双极性硅工艺„早期的双极性硅工艺：NPN三极管p+p+n+n-pn+n+p-SiO2BECBuriedLayerMetalpn-Isolationpn-Isolation图4.212366„先进的双极性硅工艺：NPN三极管图4.21.42567877„GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2HBT工艺LmLswoτgRIV88AlGaAs/GaAs基异质结双极性晶体管(a)(b)图4.3GaAsHBT的剖面图(a)和能带结构(b)○○○BCE99„GaAs基HBT„InP基HBT„Si/SiGe的HBT10104.2MESFET和HEMT工艺随着III/V化合物特别是GaAs工艺的发展，以MESFET和HEMT为基本元件的集成电路技术也得到了很大发展。MESFET直接在外延衬底上形成，而HEMT有复杂得多的层状结构。尽管如此，它们可以通过一个相似的等效电路建立模型，并具有相似的性能。对于电路设计者而言，它们都属于FET晶体管类型。11114.2MESFET和HEMT工艺„GaAs工艺：MESFET图4.4GaAsMESFET的基本器件结构欧姆欧姆肖特基金锗合金1212MESFET„增强型和耗尽型„减小栅长„提高导电能力1313„GaAs工艺：HEMT图4.5简单HEMT的层结构„栅长的减小大量的可高速迁移的电子1414„GaAs工艺：HEMT工艺的三明治结构图4.6DPD-QW-HEMT的层结构1515MainParametersofthe0.3μmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6Ω·mm0.6Ω·mmfT45GHz40GHz表4.2:0.3μm栅长HEMT的典型参数值1616不同材料系统的研究„GaAs„InP„SiGe1717与Si三极管相比，MESFET和HEMT的缺点为:„跨导相对低;„阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；„驱动电流小„阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。18184.3MOS工艺和相关的VLSI工艺1919图4.7MOS工艺的分类2020认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+线宽(Linewidth),特征尺寸(FeatureSize)指什么？2121MOS工艺的特征尺寸(FeatureSize)„特征尺寸:最小线宽b最小栅长图4.822224.3.1PMOS工艺早期的铝栅工艺„1970年前，标准的MOS工艺是铝栅P沟道。图4.92323铝栅PMOS工艺特点：z铝栅，栅长为20μm。zN型衬底，p沟道。z氧化层厚1500Å。z电源电压为-12V。z速度低，最小门延迟约为80∼100ns。z集成度低，只能制作寄存器等中规模集成电路。2424Al栅MOS工艺缺点ƒ制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。2525Al栅MOS工艺的栅极位错问题图4.102626铝栅重叠设计„栅极做得长，同S、D重叠一部分图4.112727铝栅重叠设计的缺点zCGS、CGD都增大了。z加长了栅极，增大了管子尺寸，集成度降低。2828克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。2929自对准技术与标准硅工艺ƒ1970年，出现了硅栅工艺(采用了自对准技术）。ƒ多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。ƒ在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。3030标准硅栅PMOS工艺图4.123131硅栅工艺的优点：z自对准的，它无需重叠设计，减小了电容，提高了速度。z无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。z增加了电路的可靠性。32324.3.2NMOS工艺由于电子的迁移率μe大于空穴的迁移率μh，即有μe≈2.5μh,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。3333了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:zCMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.z从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.zNMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.zGaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.3434增强型和耗尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）„按衬底材料区分有Si,GaAs,InP„按场形成结构区分有J/MOS/MES„按载流子类型区分有P/N„按沟道形成方式区分有E/D3535E-/D-NMOS和E-PMOS的电路符号NMOSEnhancementPMOSEnhancementNMOSDepletion图4.133636E-NMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)图4.14E-NMOS的结构示意图3737D-NMOS的结构示意图(耗尽型VD=0V,Vgs=Vsb=0V)图4.14D-NMOS的结构示意图3838E-PMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)图4.14E-PMOS的结构示意图3939„工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图4040E-NMOS工作原理图VgsVt，Vds=0VVgsVt，VdsVgs-VtVgsVt，VdsVgs-Vt图4.15不同电压情况下E-NMOS的沟道变化P.56P.564141NMOS工艺流程图4.16NMOS工艺的基本流程4242表4.3NMOS的掩膜和典型工艺流程Mask确定对象工艺流程出发点P型掺杂硅晶圆(Φ=75-200mm)，生长1μm厚氧化层,涂感光胶(Photoresist)1有源区紫外曝光使透光处光胶聚合,去除未聚合处(有源区)光胶,刻蚀(eching)氧化层,薄氧化层(thinox)形成,沉淀多晶硅层,涂感光胶2离子注入区曝光,除未聚合光胶,耗尽型NMOS有源区离子注入,沉淀多晶硅层,涂感光胶3多晶硅线条图形曝光,除未聚合光胶,多晶硅刻蚀,去除无多晶硅覆盖的薄氧化层，以多晶硅为掩膜进行n扩散，漏源区相对于栅结构自对准，再生长厚氧化层,涂感光胶4接触孔窗口(Contactscut)曝光,除未聚合光胶,接触孔刻蚀,淀积金属层,涂感光胶5金属层线条图形曝光,除未聚合光胶,金属层刻蚀,钝化玻璃层形成,涂感光胶6焊盘窗口(Bondingpads)曝光,除未聚合光胶,钝化玻璃层刻蚀4343图4.17NMOS反相器电路图和芯片剖面示意图SDDS44444.3.3CMOS工艺„进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。„CMOS工艺的标记特性阱/金属层数/特征尺寸45451×Poly-,P阱CMOS工艺流程图4.184646典型1P2Mn阱CMOS工艺主要步骤形成n阱区↓确定nMOS和pMOS有源区↓场和栅氧化（thinox）↓形成多晶硅并刻蚀成图案↓p+扩散↓n+扩散↓刻蚀接触孔↓沉积第一金属层并刻蚀成图案↓沉积第二金属层并刻蚀成图案↓形成钝化玻璃并刻蚀焊盘4747图4.18P阱CMOS芯片剖面示意图4848+++++阱+图4.19N阱CMOS芯片剖面示意图4949图4.20双阱CMOS工艺（1）（2）（3）（4）P阱注入N阱注入衬底准备光刻P阱去光刻胶,生长SiO25050（5）（6）（7）（8）生长Si3N4有源区场区注入形成厚氧多晶硅淀积5151（9）（10）（11）（l2）N+注入P+注入表面生长SiO2薄膜接触孔光刻5252（13）淀积铝形成铝连线5353„CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4BiCMOS工艺5454BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。5555BiCMOS工艺下NPN晶体管的俯视图和剖面图56561.以P阱CMOS工艺为基础的BiCMOS工艺图4.21P阱CMOS-NPN结构剖面图¾缺点57572.以N阱CMOS工艺为基础的BiCMOS工艺图4.22N阱CMOS-NPN体硅衬底结构剖面图¾优缺点:基区厚度变薄,NPN管自由连接，但是集电极串联电阻还是很大5858图4.23N阱CMOS-NPN外延衬底结构剖面图改进：N阱下设置N+隐埋层,并P型外延衬底,目的：减小集电极串联电阻，提高抗闩锁性能改进59593.以双极性工艺为基础的BiCMOS工艺6060图4.24P阱BiCMOS横向纵向外延埋层高压大电流6161图4.25以双极工艺为基础的双埋层双阱Bi-CMOS工艺的器