硕士论文-基于CMOS工艺的10位逐次逼近型模数转换器设计

西安电子科技大学硕士学位论文基于CMOS工艺的10位逐次逼近型模数转换器设计姓名：张军申请学位级别：硕士专业：微电子学与固体电子学指导教师：李跃进20080101基于CMOS工艺的10位逐次逼近型模数转换器设计作者：张军学位授予单位：西安电子科技大学相似文献(10条)1.学位论文周文婷数字CMOS工艺下10位580kSps逐次逼近型模数转换器设计2007本文论述了数字CMOS工艺下10位580kSps逐次逼近型模数转换器设计。SARADC（逐次逼近型模数转换器）是采样率低于5MSps的中等至高分辨率应用的常见ADC结构。它具有低功耗、小尺寸等特点，因此有很广的应用范围，例如便携式仪表、笔输入量化器、工业控制和数据/信号采集器等。设计了一种用于便携式系统的CMOSSARADC，它基于SMIC0.18微米数字1P5M工艺，采用电荷重分配结构，具有低功耗特点。详细分析了影响电荷重分配型SARADC精度的各种因素，所提出的结论以及有效解决办法均可推广应用到其他高精度SARADC的设计。在本设计中，使用EDA设计工具，完成了电路的设计、仿真以及版图设计。仿真结果表明，在0摄氏度到120摄氏度的温度范围以及各个工艺偏差情况下，设计的SARADC的有效位数均可以达到9.8比特，采样速率可以达到580kSps。芯片的有效面积为500um×750um。2.会议论文齐敏8.5高精度∑Δ模数转换器的设计与仿真2007本文介绍了广泛应用于高分辨率测量系统的∑Δ调制器原理。以音频二阶调制器为例,电路设计采用chartered2.5V/0.25um混合信号CMOS工艺实现,在512过采样率下得到16位高分辨率,完全可以满足音频领域的需要.文章详细分析了调制器主要组成部分——积分器和比较器的参数设计和性能指标,仿真结果显示其中积分器设计的优劣极大的影响了电路性能。3.学位论文张文忠基于数字误差校正的流水线A/D转换器的研究2005采用标准CMOS工艺研制内含高速模数转换器的系统集成芯片已成为当今微电子发展中的重要研究方向；其中研制与标准CMOS工艺兼容的高速模数转换器为研究的难点之一。该论文基于0.35μm标准CMOS工艺，设计了一款10位20MSPS的流水线型模数转换器，该研究是高性能、大动态范围CMOS图像传感器项目的一部分，满足了CMOS图像传感器对高吞吐率模数转换器的要求。论文基于对模数转换器的基本性能参数的理解，介绍并比较了常见的模数转换器结构以及优缺点，基于CMOS图像传感器对处理电路的要求，采用了数据吞吐率高的流水线模数转换器。在综合考虑面积与功耗的基础上，将结构设计为由四级分别为4位、2.5位、2.5位、2.5位的流水线级组成。论文主要工作如下：(1)分析了流水线模数转换器及其组成结构的基本原理，在对采样/保持、比较器、余差放大器电路分析的基础上，详细研究了它们的误差对流水线模数转换器性能的影响。(2)设计了一款低功耗、高精度CMOS动态比较器。该比较器是前置放大器与动态锁存器组成的开关电容电路，前置放大器完成对输入信号采样、放大，高增益提高了比较器的精度，采用正反馈结构提高了比较器的速度。(3)设计了简单、易于测试的冗余位数字误差校正算法。通过在子并行模数转换器设置冗余位，使得数字校正算法仅通过错位相加，即可校正由于比较器失调、余差放大器增益误差与非线性等带来的流水线级间串联误差。该论文设计的流水线模数转换器，采用EDA手段，系统完整地进行了模拟分析与版图设计，部分模块实际流片加以验证。研究初步达到了目的，其中比较器、数字校正等单元电路的研究成果为研究基于标准CMOS工艺的高性能流水线模数转换器提供了一定的理论基础和设计依据。4.期刊论文季红兵.JIHong-bing基于CMOS工艺的10位逐次逼近型模数转换器设计分析-盐城工学院学报（自然科学版）2006,19(4)逐次逼近型模数转换器由于性能折衷而得到了广泛的应用.其中,比较器和数模转换器的精度和速度极大地限制了整个系统的性能.因此,具有失配校准功能的比较器是逐次逼近型模数转换器的关键.设计了10bit逐次逼近型模数转换器中的比较器,对比较器的电路结构和工作原理有较详细的论述.5.学位论文林佳明一种10位，200MSample/s模数转换器的设计2008在过去的十几年里，无线通讯技术的发展推动了模拟电子技术的发展。通用移动通信系统(UMTS)、无线局域网(WLAN)、无线本地环路(WLL)和本地多点分配任务(LMDS)等革命性通讯标准不断提高着数据速率，更多的服务可以被提供。同时，天线技术的发展又对模拟和数字信号处理提出了更高的要求。这意味着用于无线接收机等应用中的模拟转换器（ADCs）要有更高的采样率，更大的带宽，更高的分辨率和更低的功耗。本篇论文在分析了常见高速模数转换器结构的基础上，基于台积电(TSMC）0.18μmCMOS工艺，混合信号1P6MCMOS工艺，该工艺提供MIM结构电容。工作电压为1.8V。采用流水线结构设计完成了一个10位精度200Msamples/s采样频率的模数转换器。该模数转换器是两路并行结构。每一路采用采样保持电路、八级1.5位和最后一级2位子模数转换器的结构，电路使用全差分和开关电容电路技术。本文讨论了流水线模数转换器的误差以及精度提高技术如数字校正、模拟校正、电容平均技术。设计了采样保持电路、高速比较器、MDAC等电路模块。为了有效的提高流水线模数转换器的转换速度，可以采用并行结构，本文对此进行了探索。并行结构的关键是怎么样提高通道间的匹配度，这直接影响到我们可以得到的最高分辨率。本文分析讨论了通道间失调、增益失配、时序失配。6.学位论文唐宁基于10bit，40Msps流水线型CMOS模数转换器的研究2007在现今许多的应用当中，大多使用数字信号处理技术来处理所传输的资料，在接受到的模拟信号和数字信号处理系统之间就需要将模拟信号转换成数字信号的界面。由此推动了模数转换技术的不断进步。而且，近年来无线通讯系统和个人便携式电子产品的成长，市场对于低功耗电路也有着不可或缺的需求。在许多种类的CMOS模数转换器结构中，流水线结构模数转换器每一级的采样保持电路如同FLASH模数转换器一样能够同时动作，因此流水线结构模数转换器能够获得好的动态范围和高速的吞吐量，最终满足整体电路对速度和精度的需求。流水线结构模数转换器作为目前市场上模数转换器最主要产品之一，广泛应用于对速度和精度兼顾的领域，如视频信号处理，无线传感或作为SOC中的一个IP核。在本论文中，使用中芯国际0.25μm标准CMOS工艺模型设计一种10位，采样率为40MHz的流水线结构模数转换器，单级分辨率为1.5位。在主要单元模块设计上兼顾速度和低功耗要求。1.5位差分比较器采用降低静态功耗的设计，其较大的失调误差可以通过数字校准电路进行纠正。采样保持模块中的运放器是设计中的重点，本文在运放的设计上采用二级套筒式结构，根据ADC性能指标要求得到了运方的增益和带宽约束。同时，对运放的速度和功耗的折中问题也做了相应的研究，可以证明对于低增益、高速度的开关电容电路来说，第一级套筒式结构放大器驱动第二级共源放大器的两级结构能够满足电路对速度和功耗的需求。针对流水线结构ADC的设计，本文主要完成了以下工作：1.研究流水线结构ADC的工作原理，对流水线结构中各种非理想因素及其产生的误差进行了详细分析，提出冗余码算法推倒，并利用冗余码思想误差分析，采用数字技术校准比较器失调影响。完成了一个2.5V、10bit、40Msps流水线结构ADC的全部电路设计。2.为了实现低功耗，电路设计中采用了单级1.5位分辨率、各级器件按比例缩小以及低压技术。3.采用Cadence公司的SPECTRE工具完成整体电路和各级主要单元电路的仿真，基本满足设计指标要求。总之，本文合理的设计出了10位，40MHz采样率，1.5位单级分辨率的CMOS流水线结构模数转换器，并采用Cadence公司提供的SPECTRE工具对电路进行仿真。经仿真验证，在2.5V电源电压下，ADC内部静态功耗仅为11.7mW。最终，一个适用于视频信号处理的高性能流水线型模数转换器被实现.7.期刊论文郝俊.孟桥.高彬.HAOJun.MENGQiao.GAOBin0.35μmCMOS4位1Gsample/s全并行模数转换器设计-电子器件2007,30(2)介绍了一种基于0.35μmCMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz,在1GHz采样率的情况下,信噪比达到25.08dB,积分非线性和微分非线性分别小于0.025LSB和0.01LSB,无杂散动态范围达到32.91dB.芯片采用具有两层多晶硅的0.35μmCMOS工艺设计,总面积为0.84mm2.8.期刊论文刘海涛.孟桥.王志功基于0.18μmCMOS工艺的2Gsps6比特全并行模数转换器设计-高技术通讯2010,20(2)基于0.18μmCMOS工艺,研究并设计了一个精度为6比特、采样率为2Gsps的全并行超高速模数转换器(ADC),发现并解决了门限限速效应(TLSE),进而提高了ADC的电压比较器的工作速度,并利用平均终端法减小了电路非线性失真.采用分段编码方式,使电路规模和速度都得到了优化.通过SMIC实现流片,有效面积为0.48mm~2.实测结果表明,该ADC芯片的最小分辨率为10mV,最高采样率可达2.2Gsps.最高采样率下有效位达到5.6比特,总功耗310mW.9.学位论文叶栋高性能流水线模数转换器关键单元的研究与设计2009随着数字信号处理技术和集成电路技术的迅猛发展，模数转换器（ADC）的应用领域越来越广，人们对ADC的要求越来越高。因此ADC的设计总体上向着速度更快，分辨率更高的趋势发展。随着便携设备的应用越来越多，低功耗成为了设计者们考虑的又一大因素。br　　本文首先通过几种常见ADC结构的介绍与比较，阐明了流水线ADC的优势。接着对流水线ADC的传函曲线和数字校正技术进行了探讨，并在此基础上进行了流水线ADC的整体设计，采用每级1．5比特的结构。本文利用SMIC0．13μmCMOS工艺对可满足于10比特100MSPS流水线ADC的关键单元进行了研究与设计。br　　流水线ADC是一个复杂的系统，由多个模块组成，主要包括采样保持电路、各级流水线电路、基准电流源电路、时钟产生电路和数字校正电路等。其中，采样保持电路由采样开关和高性能的运算放大器等单元组成。各级流水线电路由子ADC、子DAC、级间增益放大器等单元组成。本文首先研究了流水线ADC最前端的采样保持电路，它是整个ADC的关键，其采样的速度和精度对整个ADC有着重要的影响。在提出了采样保持电路的整体架构后，本文着重分析了采样开关的必要性，并阐明了栅压自举采样开关的设计思想和注意事项。接着，本文对采样保持电路中的最关键部分即运算放大器进行了分析与设计。首先，对各种常见的运放进行比较分析。根据该工艺电源电压仅为1．2V的特点和需要达到的指标选定了运放的架构为增益自举型。接着，对增益自举型运放进行了详细的设计。在对运放的增益和带宽这两个重要指标产生影响的结构的设计上，先对重点管子的尺寸进行了手工的估算，然后对仿真时的技巧进行了介绍。同时，在考虑运放带宽和增益的前提下，兼顾低功耗的要求，对运放的偏置电路进行了设计并确定了偏置电流。本文对采用的共模反馈技术进行了讨论，更进一步地阐明了共模反馈的意义。最后对运放和采样保持电路整体进行了仿真。br　　本文还对子ADC中的动态比较器进行了研究。动态比较器是子ADC里的一个重要组成部分，其性能的好坏对比较后生成的数字信号的正确性有着重要的影响。本文在比较器的性能参数分析的基础上，提出了对动态比较器的设计方案，完成了对动态比较器的初步研究与设计。10.期刊论文季红兵.JIHong-bing基于CMOS工艺流水线型模数转换