第三章集成电路制造工艺

第三章集成电路制造工艺第三章第三章集成电路的核心是半导体器件,包括：电阻,电容,电感,二极管,三极管,结型场效应晶体管,MOS场效应晶体管.......特点：不同类型的半导体区域和它们之间一个或多个PN结组成半导体器件生产工艺的基本原理根据电路设计要求，在半导体材料不同区域形成不同导电区域(P型以及N型)进而形成一个或多个PN结.第三章§3.1硅平面工艺§3.2氧化绝缘层工艺§3.3扩散掺杂工艺§3.4光刻工艺§3.5掩模制版技术§3.6外延生长工艺§3.7金属层制备工艺§3.8隔离工艺技术§3.9CMOS集成电路工艺流程主要内容第三章阶段一：1950年，合金法制备的晶体管即合金管或台面管。3.1半导体器件工艺技术发展的三个阶段阶段二：为了能够精确控制PN结的位置以及宽度等，1955年，发明扩散技术，扩散能够精确控制。第三章阶段三：1960年，硅平面工艺是半导体器件制造技术最重要的里程碑。综合了扩散技术和二氧化硅掩膜技术二氧化硅能有效抑制大部分施主和受主杂质的扩散，可以选择性地进行扩散，得到不同的P(N)区域。第三章晶片（Wafer）：衬底硅片，也称为晶圆芯片（Chip）：在晶片上经制备出的晶体管或电路。同一晶片上可制备出成千上万个结构相同的芯片。晶片尺寸越大技术难度就越高目前晶片尺寸在150~300mm(6~12inch)相应的生产线为6、12inch。3.1硅片第三章第三章第三章§3.2氧化工艺氧化是平面工艺中最核心的技术之一。1957年，发现SiO2层具有阻止施主或受主杂质向硅内扩散的作用，掩蔽作用。选择性扩散前均要进行氧化，在晶片的表面生长二氧化硅薄膜。把不需扩散的区域用一定厚度的SiO2保护起来。第三章对扩散杂质起掩蔽作用可作为MOS器件的绝缘层，栅极氧化层用作集成电路中的隔离介质和绝缘介质。作为集成电路中的电容器介质。对器件表面起保护钝化作用。因半导体表面态对器件的影响非常大，采用氧化层保护可防止环境对器件的污染。一.SiO2薄膜在集成电路中的作用第三章SiO2的基本性质晶体结构：结晶型(石英玻璃)非晶态半导体器件生产所用的SiO2薄膜属于非晶态结构。物理性质惰性材料，在室温相当宽的范围内，性能十分稳定；电阻率非常高，热氧化的SiO2薄膜为1015欧姆·厘米，是很好的绝缘材料，高介电常数。第三章二.SiO2薄膜的生长方法工艺：氧化热氧化化学气相沉积氧气氧化氢氧合成氧化高压氧化第三章热氧化过程doxSiO2dox0.44Si(b)氧化后的硅片(a)氧化前的硅片Si氧化氧化前氧化后第三章干氧生成的SiO2结构致密、干燥、均匀性和重复性好，掩蔽能力强，与光刻胶粘附好等优点干氧化速率慢，由于已生长的SiO2对氧有阻碍作用，氧化的速度会逐渐降低。O2Si（固体）+O2→SiO2（固体）1.干法氧化将硅片置于通有氧气的高温环境内，通过到达硅表面的氧原子与硅的作用发生反应形成SiO2。将石英管高温加热至1000℃以上，通入氧气。石英管加热器硅片石英舟氧气法氧化：干法氧化，湿法氧化第三章高温下，硅与水汽和氧气发生如下反应：2.湿法氧化Si（固体）+2H2O→SiO2（固体）+2H2湿氧氧化速率快，水的扩散系数大于氧气。但致密度较差，与光刻胶的接触不良。石英管高纯水加热器硅片石英舟湿O295度的去离子水第三章硅干法氧化湿法氧化干法氧化实际氧化工艺：干氧化湿氧化干氧化第三章氢氧合成氧化OHOH222%)99.99(%)9999.99(Si（固体）+2H2O→SiO2（固体）+2H2氧化速度快，避免湿法氧化中水蒸气对器件带来的污染，薄膜质量好，纯度高。第三章3.化学汽相沉积法CVD把一种(几种)元素的气体共给基片，利用某种方式激活后，在衬底表面处发生化学反应，沉积所需的固体薄膜。激活方式：加热、等离子体、紫外光、激光等产生高温多晶硅、氮化硅、氧化物、碳化物等多种无机薄膜OHSiOOSiH222422制备氧化硅时：硅烷与氧的反应第三章800-1000℃102Pa产量大，膜厚均匀600-700℃射频电场，200-400℃第三章第三章三.SiO2薄膜的要求和检测方法SiO2薄膜的要求表面：表面厚度均匀、表面致密、无斑点、无白雾SiO2薄膜的厚度测量表面观察法(TEM)、干涉法、椭圆激光偏振法等。最常用的是干涉条纹法。第三章四.氧化技术的发展趋势和面临问题随着集成电路的集成度的不断提高，器件尺寸的不断减小，使MOS器件的栅氧化层厚度的不断减小。栅氧化层厚度从100nm（1975年）减小到目前的5nm。栅氧化层厚度越薄，则漏电和击穿问题越严重，所以需要开发高介质的栅氧化层材料。随着集成电路尺寸的不断减小，布线间距缩小电容明显增大，使得器件的延迟增大速度变慢。减小布线电容的有效方法就是采用低介质常数的材料作层间绝缘。第三章1、扩散定律由于浓度不均匀而导致载流子（电子或空穴）从高浓度处向低浓度处逐渐运动的过程。§3.3扩散掺杂工艺目的：通过掺杂或补偿，制作N型或P型区域第三章第三章一.扩散原理D扩散系数：反映扩散快慢程度的物理量。S=-DdNdX1.扩散流密度：描述了扩散过程硅片上各点杂质浓度随时间变化的规律2.扩散方程：әNә2Nәt=DәX2在硅中：D磷=10.5cm2/sD硼=25cm2/s)/exp(00kTEDD第三章3.杂质分布特点杂质分布扩散工艺形式不同但总体可分为：恒定源扩散，限定源扩散恒定源扩散硅片表面处杂质浓度不随时间变化而变。限定源扩散硅中杂质总量不变，随时间增加表面杂质浓度不断下降，杂质扩入硅片的深度增大。第三章扩散结深ND为样品中原来的掺杂浓度t2t3t1t2t3t1NsxNxXj1Xj2Xj3Xj《Xj2《Xj3第三章二.常用的扩散方法扩散方法：液态、固态、气态等在平面扩散工艺中最常用的是液态源扩散第三章1.液态源扩散源瓶N2特点：控制扩散T,扩散t,气体流量，来控制掺杂量。均匀、重复性好、设备简单、容易操作等。N2大部分直接进入管中，小部分进入源瓶携带杂质源第三章2.片状源扩散232234NOOBONB扩散源第三章3.固固扩散高温扩散炉预沉积•预扩散表面恒定源的扩散过程。•控制硅片表面的杂质总量再分布•主扩散表面限定源扩散过程。•主要用来控制结深第三章4.双温区锑扩散扩散炉分两恒温区杂质源放在低温区（950℃）以控制杂质蒸气压硅片放在高温区（1250℃）满足扩散条件加热器氮气保护携带Sb2O3蒸汽进入高温扩散区。集成电路中掺入杂质锑时的一种扩散方法第三章3.3.3扩散层质量检测方法扩散的目：掺杂主要检测：掺入杂质的多少扩散形成的PN结结深杂质的具体分布第三章方块电阻：表征扩散层中掺入杂质总量的参数方块电阻（薄层电阻）Rs,R□lpN说明正方形样品，电阻值与边长的大小无关反应掺杂总数,与0到xj层间掺杂总量成反比R□的单位：Ω/□Ixj测量方块电阻的方法：四探针法，微电子测试图法jx0dx)x(Nq1R□dxxNxj0)(0到xj一层中掺入的杂质总量第三章四探针法测方块电阻R□=CVI样品电位差计AIC修正因子与样品的形状厚度等有关探针结深的测量用磨角法、滚槽法测量杂质类型发生变化的位置即为结深第三章3.3.4扩散工艺与集成电路设计的关系1.方块电阻的问题每个扩散区域用途不同，对R□的要求也不同。掺杂区埋层隔离基区发射区R□（Ω/□）15~302~5120~2004~82.横向扩散的问题因杂质扩散无方向，不仅向下扩散，以横向同样存在约扩散0.8Xj，实际的扩散层宽度大于氧化层，最终的结面不是平面。N+P第三章扩散层之间的距离和扩散窗口之间的距离设计时候要防止短路第三章要求结深小于1微米集成电路的发展，器件尺寸下降传统的扩散技术不能满足要求§3.4离子注入掺杂方法第三章适用于结深小于1微米的平面工艺掺杂原子经离化变成带电的杂质离子电场(104-106)eV轰击半导体基片第三章离子注入掺杂分两步：离子注入退火再分布离子注入深度较浅，浓度较大，必须热处理使杂质向半导体体内重新分布。由于高能粒子的撞击，使硅的晶格发生损伤。为恢复晶格损伤，离子注入后要进行退火处理。2.掺杂步骤第三章注入的离子通过质量分析器选出的纯度高，能量单一，掺杂纯度不受杂质源纯度的影响。同一平面内的杂质均匀度可保证在±1％的精度。控制离子束的扫描范围，选择注入，无掩膜技术。注入深度随离子能量的增加而增加，精确控制结深。注入不受杂质在衬底材料中溶解度限制，各种元素均可掺杂。注入时衬底温度低，可避免高温扩散所引起的热缺陷，横向效应比热扩散小得多。可控制离子束的扫描区域。3.离子注入优点第三章•光刻的基本原理：利用光敏的抗蚀涂层(光刻胶)发生化学反应，结合刻蚀方法在各种薄膜上生成合乎要求的图形实现选择掺杂、形成金属电极和布线或表面钝化的目的。3.5光刻工艺光刻:利用光的作用把掩模版（光刻版）上的图形转换到晶片上的过程。第三章特征尺寸:在保证一定成品率基础上光刻出最细的线条。用特征尺寸评价集成电路生产线的技术水平。集成电路的特征尺寸是否能够进一步减小，与光刻技术的近一步发展有密切的关系。第三章涂胶、前烘曝光显定影坚膜去胶3.5.1光刻工艺基本流程腐蚀第三章前烘显、定影掩膜版对准、曝光紫外光去胶涂胶光刻胶晶片清洗SiO2坚膜（后烘）腐蚀光刻基本流程第三章2.光刻涂胶采用旋转涂胶技术对晶片进行涂胶。光刻胶一般有两种：正性（Positive）光刻胶；负性（Negative）光刻胶正性光刻胶受光或紫外线照射后感光部分发生光分解反应可溶于显影液，未感光部分显影后仍然留在晶片表面。负性光刻胶未感光部分溶于显影液中，感光部分显影后仍留在基片表面。第三章图形对准非常重要。除初次光刻外，其它次光刻必须要与前几次光刻图形严格套准，不能偏差丝毫。曝光将光刻掩模覆盖在涂有光刻胶的硅片上，光刻掩模相当于照相底片，一定波长的光线通过这个“底片”，使光刻胶获得与掩模图形同样的感光图形。3.对准曝光4.显影与后烘将曝光后的片子进行显影溶去被感光的光刻胶，留下光刻胶的图形是就掩膜版的图形。显影后的光刻胶被泡软，需要烘烤坚膜才能进行腐蚀。第三章DryetchofSi刻蚀分为两类:湿法刻蚀：各向同性刻蚀法，简单方便、效率高，但存在横向腐蚀问题。干法刻蚀：各向异性刻蚀技术，等离子刻蚀。5.刻蚀第三章干法刻蚀用等离子体进行薄膜刻蚀的技术。借助辉光放电用等离子体中产生的粒子轰击刻蚀区。是各向异性刻蚀技术，在被刻蚀区域内，各方向上刻蚀速度不同。Si3N4、多晶硅、金属及合金材料采用干法刻蚀技术。湿法刻蚀将被刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。是各向同性的刻蚀方法，利用化学反应过程去除待刻蚀区域的薄膜材料。通常SiO2采用湿法刻蚀技术，有时金属铝也采用湿法刻蚀技术。第三章第三章3.5.2超微细图形曝光技术-对准曝光从原理来看：曝光过程，光通过掩膜版总会发生衍射现象。若掩膜版的线条太细，光刻出的线条与间距就会分辨不清。根据物理原理可知：当波长为λ时，不可能光刻出宽度小于λ/2的线条。新光刻技术根据波长越小光刻出的线条宽度越细，缩小特征尺寸关键在于改进光源，尽可能用波长短的光源。远紫外曝光技术电子束曝光技术X-ray曝光技术离子束曝光技术紫外光第三章1、远紫外曝光技术采用KrF激光光源：λ=248nmArF激光光源：λ=193nm配合新型光刻胶和多层光刻技术（移相掩膜技术）已能刻出0.25μm的线条。2、电子束曝光技术用能量为1~5Kev的电子束在光刻胶上扫描，形成所需光刻图形。因电子波长短，能刻出0.10μm的线条。主要缺点：效率低，设备贵。电子束在光刻胶和硅衬底中会发生散射。第三章外延:指在单晶衬底上生长一层新单晶的技术。新生单晶层的晶向取决于衬底，由衬底向外延伸而成，故称“外延层”。外延生长通过控制反应气流中的杂质含量可方便调节外延层中的杂质浓度，不依赖于衬底中的杂质种类与掺杂水平。外延与隔离扩散相结合，可解决双极型集成电路元器件间的隔离问题。§3.7外延生长技术第三章液相外延LPELi