集成电路作业

翔英学院张哲1312450311、集成电路制造工艺发展水平的衡量指标是什么？a.在设计和生产中可达到的最小线宽（或称特征尺寸L）。b.所使用的硅晶圆片的直径。c.DRAM的储存容量。2、简述电路制造工艺的发展趋势。a.趋势性的变化越来越明显，速度越来越快。特征尺寸越来越小，电源电压越来越低，芯片尺寸越来越大，布线层数越来越多，单片上的晶体管数越来越多，I/O引线越来越多，时钟速度越来越快b.集成电路朝着两个方向发展。c.从另一个角度来说，进入90年代以来，电子信息类产品的开发明显地出现了两个特点。3、简述集成电路产业结构经历的三次重大变革。第一次变革是以加工制造为主导的初级阶段a.这一时期半导体制造在IC产业中充当主角。b.这一时期IC设计和半导体工艺密切相关且主要以人工为主。第二次变革以Foundry和IC设计公司的崛起为标志a.集成电路产业的一次大分工。b.IC产业进入了以客户为导向的阶段。c.EDA工具的发展，使IC设计工程可以独立于生产工艺。第三次变革以设计、制造、封装和测试四业分离为标志a.集成电路产业的又一次大分工。b.IC产业进入了以竞争为导向的高级阶段。c.系统设计与IP核设计逐渐开始分工。4、1个门相当于几个晶体管？以门的数量来划分集成电路有哪些分类？1个门相当于4个晶体管，等效于一个二输入与非门a.小规模集成电路（SSI：SmallScaleIntegratedCircuit）1-10个门，基本的与非和或非逻辑。b.中规模集成电路（MSI:MiddleScaleIntegratedCircuit）1万门以内，含有计数器和逻辑功能块等电路。c.大规模集成电路（LSI：LargeScaleIntegratedCircuit）几万门，含有更多更大逻辑功能块，如4位CPU等。d.超大规模集成电路（VLSI：VeryLargeScaleIntegratedCircuit）近十万门，如64位CPU等电路。e.特大规模集成电路（ULSI：UltraLargeScaleIntegratedCircuit）几百万门以上，如DSP、CPU等电路。f.巨大规模集成电路（GSI：GigaScaleIntegratedCircuit）千万门以上，如SoC等电路。5、集成电路系统设计需具备哪些要素？人才、工具、库和资金。翔英学院张哲1312450326、一个集成电路系统设计人才必须具备哪些方面的知识？微电子学半导体材料生产工艺（全定制设计）集成电路设计、制造生产和测试流程EDA工具的使用Verilog-HDL和VHDL等硬件描述语言系统电路设计原理可测性设计方法和原理版图设计、验证方法和相关原理等。7、简述自底向上（Bottom-Up）和自顶向下（Top-Down）设计方法的设计流程，及各自的不足或优点。自底向上（Bottom-Up）设计方法a.设计流程：确定系统总的功能和指标；系统划分，并确定各功能的指标；设计出各功能块的结构化原理图（框图），并逐层细化直到门级原理图；采用逻辑模拟和时序分析自底向上逐级进行验证；生成相应的测试向量；版图设计和验证；版图后仿真。b.自底向上（Bottom-Up）设计方法不足之处：设计周期长,设计规模小；设计面积较难有效控制；系统级仿真和验证数据要到最后才能得到，设计的反复性大。自顶向下（Top-Down）设计方法a.设计流程：系统规范确定及分析建立行为级模型、确定时序要求↓RTL级模型建立与模拟建立可综合的VHDL模型，进行功能验证↓逻辑综合及测试综合生成门级模型与测试向量↓预布局时序验证Timing验证↓版图设计及验证布局和布线↓版图后仿真版图设计后的分布参数提取及时序验证↓系统级验证系统验证b.Top-Down设计的优点：它是满足设计指标要求的自然设计方法，克服了设计反复的问题；可以采用行为级模型进行系统结构设计，自动综合产生门级电路，而不必理会设计细节，且每一步都可进行设计验证；翔英学院张哲131245033提高了一次设计的成功率；提高了设计效率，缩短了IC产品开发周期，也降低了开发费用。8、简述新型EDA工具的发展趋势。a.评价一个EDA软件工具的优劣有以下一些重要指标：设计可包含的“门”的数量；仿真的速度和仿真时对0.35um以下（深亚微米）COMS工艺中“门”延迟和“线”延迟的估算精度；逻辑综合器的性能；（主要是反映硬件描述语言的使用深度）版图验证工具的正确性；b.对EDA工具新要求前端设计时，图形输入法和HDL编程的混合使用EDA工具；数字、模拟混合电路的EDA设计工具；将系统级设计自动生成门级电路的逻辑综合器EDA工具；可测试设计EDA工具（引脚多达200~500个）。9、简述以硅材料为基础的集成电路制造工艺划分。在硅工艺下一般可分出两支：双极（Bipolar）工艺、MOS（金属-氧化物-半导体）场效应工艺。近年来为了适应高速大驱动和高密度低功耗ASIC与SoC设计的需要，在双极工艺与MOS工艺之间又衍生出BiCMOS工艺。10、请简述Bipolar、MOS/CMOS等集成电路制造工艺的各自特性。Bipolar：高速、高增益、低噪声、负载能力强和功耗大，适合中、小规模集成电路和模拟集成电路（如运放、ADC和DAC等）；MOS/CMOS：结构简单、功耗低、电流电压适应范围大；面积是对应Bipolar的1/5；速度不快、负载能力不强和抗静电能力差等。CMOS相较于MOS工艺又具有超高速、高密度潜力和高增益；低静态功耗、低噪声和低电流驱动；宽的电源电压范围、宽的输出电压幅度（无阈值损失），可与TTL电路兼容；适合各种规模数字集成电路和模拟集成电路；是MOS工艺中最常用的工艺11、请简述集成电路生产制造的基本流程。拉单晶切片与抛光硅圆晶片工艺裸片测试芯片切割芯片粘贴压焊键合线封装和测试12、简单分析离子注入的优点和局限性。离子注入的优点：各种杂质浓度分布与注入浓度可通过控制掺杂剂量(1011-1016cm-2)和能量(10-200KeV)来达到；横向分布非常均匀(1%variationacross8’’wafer)；表面浓度不受固溶度限制，可做到浅结低浓度或深结高浓度；注入元素可以非常纯，杂质单一性；可用多种材料作掩膜(如金属/光刻胶/介质)，可防止沾污，自由度大；低温过程（因此可用光刻胶作掩膜），避免高温过程引起的热扩散。离子注入的局限：会产生缺陷，甚至非晶层，必须经高温退火加以改进；产量不高、设备复杂；有不安全因素(如高压、有毒气体)。13、何谓光刻技术？请简述光刻技术的目的和质量要求。并请绘出基于负胶的光刻步骤。光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。光刻的目的：在SiO2或金属薄膜上刻蚀出与掩膜版完全对应的几何窗口图形。实现选择性掺杂和金属薄膜布线等目的。翔英学院张哲131245034光刻的质量要求：刻蚀的图形完整性好，尺寸准确，边缘整齐，线条陡直；图形内无针孔，图形外无小岛，不染色；硅片表面清洁，无底膜;图形套刻准确。14、目前有哪两种掺杂方式？并请简述这两种掺杂方式。扩散和离子注入扩散：扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。离子注入：将某种元素的原子经离化变成带电的离子；在强电场中加速，获得较高的动能；射入材料表层（靶）；以改变这种材料表层的物理或化学性质。15、何谓薄膜沉积技术?其主要作用是什么？集成电路是由数层材质厚度不同的薄膜组成。而将这些薄膜置于硅晶圆片上所需要的技术就是薄膜沉积技术。主要作用：在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG等。在薄膜形成过程中，并不消耗晶片或底材的材质。