组成原理,简单,问答,名词解释全部答案

注意：由于老师没给文档，一部分是手工整理，如有发现有问题的，可以自己查查。。。考试内容：5个简答15分5个名词15分5~6个问答30分2个大题40分名词解释：1.总线仲裁:总线判优,解决多个设备占用总线时,由总线控制器仲裁出优先级最高的设备占用总线2.存储周期:是指连续启动两次独立的存储操作(例如读操作)所需间隔的最小时间,通常存储周期大于存储时间3.中断屏蔽:设备发出中断请求后,用程序方式有选择的封锁部分中断,另一部分中断则继续响应(实现:为每个中断源设置一个中断屏蔽触发器来屏蔽中断请求)4.寻址方式:确定一条指令的操作数地址,与下条将要执行的指令地址的方法,与硬件结构相关,直接影响指令的格式和功能5.DMA:(DirectMemoryAccess)直接内存存取,是一种完全由硬件执行I/O交换的工作方式,在这种方式中,DMA从CPU完全接管对总线的控制,数据交换不经过CPU,直接在内存与I/O设备之间进行,工作时由DMA控制器向内存发出地址的控制信号,进行地址修改,对传送字的个数计数,并以中断方式向CPU报告传送操作结束6.程序局部性原理:程序在执行时呈现出局部性规律,在一段时间内整个程序的执行仅限于程序的某一部分,相应的,执行所访问的存储空间也局限于某内存区域,包括时间局部性和空间局部性,时间局部性:一条指令被执行,则在将来可能再被执行,空间局部性是指如果一个存储单元被访问,则他附近的单元也很快被访问7.机器字长:指CPU一次能处理数据的位数,与CPU的寄存器位数相关8.系统总线:指CPU,主存,I/0设备之间的信息传输线,按系统总线传输信息的不同,分为数据总线,地址总线,控制总线9.总线带宽:总线在单位时间内传输数据总量,相当于总线的数据传输率,等于总线工作频率与总线宽度(字节数)的乘积10.指令周期:完成一条指令需要的时间(取指,译码,执行所需的全部时间)11.间接寻址:倘若指令字节中的形式地址不便直接给出操作数的地址,而是指出操作数的有效地址所在的存储单元地址,有效地址为形式地址间接提供12.多重中断:CPU处理中断过程中,出现了新的中断请求,若此时CPU暂停现行的中断处理,去处理新的中断请求即多重中断13.DRAM刷新:DRAM靠电容储存电荷原理存储信息,电容上的电荷要放电,造成信息的丢失,为维持所存信息,需在一定时间内,将所存信息读出在重新写入(恢复),这过程叫刷新,刷新时一行一行的进行,CPU自动完成14.PC:程序计数器,存放当前欲执行指令的地址,并可自动计数形成下条指令地址的计数器15.系统总线：系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。16.Cache:高速缓存，访问速度比一般随机存取器（RAM）快的RAM17.超标量：是指在每个时钟周期内可同时并发多条指令，即以并行操作方式将两条或者两条以上指令编译执行。18.中断隐指令：CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，把它称为中断隐指令19.MIPS:每秒执行百万指令数,为计算机运算速度指标的一种计量单位20.MAR:存储器地址寄存器,内存中用于存放欲访问存储单元地址的寄存器简单题和问答题:1.简述补码定点加减运算如何判断是否溢出1)单符号位判溢方法:当最高有效位产生的进位和符号位产生的进位不同,加减运算有溢出2)双符号位判溢方法:X,Y采用双符号位补码参加运算,正数的双符号位00,负数双符号位11;当符号位为10,01时发生溢出2.简述存储器系统的层次结构,说明每个层次的作用1)存储器系统可分三个层次:Cache—主存—辅存.2)主存在计算机中必不可少,当前执行的程序和数据都必须放在主存里.3)Cache的引入,为了解决速度与价格之间的矛盾,加快存储系统提供给CPU指令和数据的速度,让计算机拥有Cache的速度和主存的容量.4)辅存的引入,为了解决容量与价格之间的矛盾,用来存放大量暂时不需要执行的程序和数据3.根据所学的知识,从计算机的各个子系统的绝度分析,说明提高整机速度的措施1)针对存储器,采用高速芯片,Cache—主存层次设计,多体并行结构2)针对控制器,采用流水指令设计技术,超标量设计技术3)针对运算器,可以对运算方法加以改良,如2位数乘,活用快速进位链4)针对I/0系统,采用DMA技术不中断现行程序,提高CPU的效率4.程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出,比较2种方式有何不同1)程序查询方式是用户在程序中安排一段输入输出程序,它由I/0指令,测试指令和转移指令等组成,CPU一旦启动I/O后,就进入了这段程序,时刻查询I/O准备的情况,若未准备就绪就踏步等待;若准备就绪就实现传送.在输入输出全部过程中,CPU停止自身的操作2)程序中断方式虽也要用程序实现外部设备的输入输出,但它只是以中断服务程序的形式插入到用户现行程序中,即CPU启动I/O后,继续自身的工作,不必查询I/O的状态而I/O被启动后,便进入自身的准备阶段,当其准备就绪时,向CPU提出中断请求,此时若满足条件,CPU暂停现行程序,转入该设备的中断服务程序,服务程序中实现数据的传送5.指令和数据都存于存储器中,计算机如何区分它们?1)计算机硬件主要通过不同的时段来区分指令和数据,即:取指周期(指微程序)取出的即为指令,执行周期(或相应微程序)取出的即为数据2)通过地址来源区分,从PC支出的存储单元取出的是指令,由指令地址部分提供操作数地址6.简述在什么条件和什么时间CPU可以响应I/O的中断请求1)在CPU内部设置的中断允许触发器必须是开放的2)外设有中断请求时,中断请求触发器必须处于”1”状态,保持中断请求信号3)外设(接口)中断允许触发器必须为”1”,这样才能把外设中断请求送至CPU4)当上述3个条件具备时,CPU在现行指令结束的最后一个状态周期响应中断7.比较RAM和ROM的工作特点1)RAM:随机存取存储器,在程序执行过程中既可以读出也可以写入,而且存取时间与存储单元所在位置无关,但在掉电后信息会丢失2)ROM:只读存储器,只能对其存储的内容读出,而不能对其写入的只读存储器,在掉电后信息人能保存8.什么叫刷新?为什么要刷新?刷新的几种方法1)刷新—对DRAM定期进行的全部重写过程2)刷新原因—因电容泄露而引起的DRAM所存信息的衰减要及时补充3)方法—集中式,分散式,异步式:1)集中式:在最大刷新间隔时间内,几种安排一段时间进行刷新2)分散式:在每个读/写周期之后差一个刷新周期,无CPU访存死时间3)异步式:是集中式和分散式的折中9.列举3种集中式总线仲裁方式1、链式查询2、计数器定时查询3、独立请求方式10、列举3中I/O设备与主机信息传送的控制方式1、程序查询方式2、程序中断方式3、DMA方式11、列举4种流行的总线标准（随便4种）1、ISA总线2、EISA总线3、VESA总线4、USB总线5、AGP总线6、PCI总线12、列举浮点数加减法运算步骤1、对阶2、尾数求和3、规格化4、舍入5、判断溢出13、列举依次中断处理的步骤1、中断申请2、中断判优3、中断响应4、中断处理5、中断返回14、根据传输信息不同，列举3种计算机系统总线1、数据总线2、地址总线3、控制总线15、计算机5大组成部件1、运算器2、控制器3、存储器4、输入设备5、输出设备16、列举3种DMA和主存交换数据的方式1、停止CPU访存2、周期挪用3、DMA与CPU交替访问17、列举3种Cache和主存的地址映射方式1、直接映射2、全相联映射3、组相联映射18、3种CPU功能1、取指令2、分析指令3、执行指令19、为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式:连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式:优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式:速度最快，但硬件器件用量大，连线多，成本较高。20、冯。诺依曼计算机的特点是什么？计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同同等地位存放于存储器内，并可以按地址访问；指令和数据均用二进制表示；指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；指令在存储器中顺序存放，通常自动顺序取出执行；机器以运算器为中心（原始冯•诺依曼机）21、CPU主要有哪些寄存器？这些寄存器主要功能是什么？1、用户可见寄存器通用寄存器、数据寄存器、地址寄存器、条件码寄存器2、控制和状态寄存器MAR、MDR、PC、IRMAR：存储地址寄存器，用于存放将被访问的存储单元地址。MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或者最近从存储器中读出的数据，PC：程序计数器，存放现行指令的地址，通常具有计数功能。当遇到转移之类指令时，PC的可被修改。IR：指令寄存器，存放当前欲执行的指令。22、指令周期流程图，及各个作用？注意：图可以看下书本P343。。下面有一条横线。取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点大题：1、设某指令系统字长为12位，每个地址码长为3位，试提出一种分配方案，使该指令系统有4条三地址指令，8条二地址指令和180条一地址指令2、设机器字长为8位（含1位符号位），设，，请用补码运算规则计算和，要求列出计算过程，并判结果是否溢出。[A+B]补的符号位是00，则没有溢出；[A-B]补的符号位是00，则没有溢出3、ROM：2K×8位、4K×4位、8K×8位RAM：1K×4位、2K×8位、4K×8位画出CPU与存储芯片的连接图，要求：1）存储芯片地址空间分配：最小4K地址为系统程序区，4096-16383地址范围为用户程序区2）合理选用存储芯片的类型和数量，说明每片存储芯片的二进制地址范围。3）详细画出存储芯片的片选逻辑。