MOS的物理机制

MOS的表面能带弯曲•说明:qψS(表面势能)=(半导体内的Ei)–(表面处的Ei);VGS可使表面势ψs变化(基本是线性变化关系);Qn(y)是沟道中的少数载流子面电荷密度.•半导体的Fermi势ψB和表面状态:在半导体表面处的载流子浓度决定于表面能带的弯曲程度:nP0=niexp[(EF-Ei)/kT]ni;pP0=niexp[(Ei-EF)/kT]ni.在半导体内的Fermi势能(qψB=Ei-EF)可用半导体内的参量来表示:∵半导体内的平衡多子浓度pP0=niexp[(Ei-EF)/kT]=niexp(qψB/kT)≈NA,∴ψB=(Ei-EF)/q=(kT/q)ln(NA/ni).可见:在ψs=ψB时,表面处的多子浓度将小于体内的多子浓度,而少子浓度将多于体内的少子浓度，即表面呈现为弱反型的表面;在ψs=2ψB时,表面处的多子浓度将远小于体内的多子浓度,而少子浓度将远多于体内的少子浓度，为强反型表面.理想MOSFET的阈值电压:•说明:①MOSFET是“理想”的含义:在MOS系统中不含有任何电荷状态(除栅电压在半导体表面产生的空间电荷以外,不考虑表面态电荷和M-S功函数差).→在栅电压VGS=0时,半导体表面的能带不发生弯曲(平带状态).②在讨论VT时忽略了反型层中的电荷:因为刚达到强反型时,正好沟道中的电子浓度=p-衬底内的空穴浓度;而且反型层仅限于表面极薄的一层,其中的电荷Qn,比耗尽层中的电荷QB少得多(在刚强反型时,耗尽层宽度最大).所以可忽略反型层中的电荷Qn.MOS的非饱和特性•说明:沟道的长度(y方向)为L;沟道的宽度(z方向)为Z;沟道的厚度(x方向)为X(y);沟道的截面积为A;沟道的电子浓度为n.•理想MOSFET的输出伏安特性计算~沟道电流ID是沟道中的面电荷密度Qn(y)漂移运动的结果:ID=ZXqnμnE(y)=Qn(y)ZμnE(y),代入Qn(y)与电压的关系,并把E(y)用电压来表示为dV(y)/dy,即有ID=ZμnCi[VGS-VT-V(y)]dV(y)/dy,积分之∫IDdy=ZμnCi∫[VGS-VT-V(y)]dV(y),[积分限:y=0~L,V=0~VDS]则得到ID=(ZμnCi/L){(VGS-2ψB-VD/2)VDS－(2γ/3)×[(VDS+2ψB)3/2-(2ψB)3/2]},ID≈(mZμnCi/L){(VGS-VT)VDS-VDS2}=mβ{(VGS-VT)VDS-VDS2}(Sah方程),其中γ≡(2εε0qNA)1/2/Ci称为衬偏系数;对较小的NA,m=1/2.β=ZμnCi/L.①当VDS较小时,有线性特性:ID=(ZμnCi/L){VGS-2ψB-[2εε0qNA(2ψB)]1/2/Ci}VDS=β(VGS-VT)VDS∝VDS,当VGS=2ψB-[2εε0qNA(2ψB)]1/2/Ci≡VT时,ID=0,即沟道夹断,这时的栅电压就是阈值电压(夹断电压).线性区的跨导为gm=(ZμnCi/L)VDS.系数(ZμnCi/L)称为器件的增益因子(或导电因子).②饱和区:由dID/dVDS=0=β[(VGS-VT)–VDS],得到饱和电压VDSat=VGS-VT.把VDSat代入到ID表示式中,求得饱和电流为IDSat=(β/2)(VGS-VT)2∝VGS2.可见,饱和电流与VDS无关,而与VGS有抛物线关系;而且饱和电压VDSat随着VGS的增大而升高.•长沟道MOSFET的电流饱和机理:随着VDS的增加,夹断点逐渐从漏端移向源端(夹断区扩大);所增加的电压(VDS-VDsat)就降落在夹断区上(使电场↑),而未夹断的沟道上的电压基本上维持在VDsat;当电子从源端漂移到夹断点时,就被夹断区中的强电场拉到漏极,则漏极电流基本上由未夹断的沟道区(有效沟道长度)决定,而有效沟道上的电压基本不变,故电流饱和(实际上,由于有效沟道长度随VDS而变,类似BJT中的Early效应,所以电流并不完全饱和,gD≠0).饱和电流与VGS有抛物线关系;饱和电压与VGS之间有线性关系.实际mos的VT•对于实际的MOSFET，需要考虑金属与半导体功函数之差、Si-SiO2系统中电荷的影响。所以实际MOSFET的阈值电压中将要增加“平带电压”部分。•平带电压:由于金属-半导体功函数差φms和Si-SiO2系统中电荷Qf的影响,在VG=0时半导体表面能带即发生弯曲.从而需要另外加上一定的电压(平带电压)才能使能带拉平.对多晶硅栅电极(通常是高掺杂),Fermi势为ψG≈±0.56V[+用于p型,-用于n型栅].•对VT的工艺控制问题:目的是获得所需要的VT值和使VT值稳定.主要技术是控制Si-SiO2系统中电荷Qf:其中的固定正电荷(直接影响到VT值的大小)与表面状态和氧化速度等有关(可达到1012cm-2);而可动电荷(影响到VT值的稳定性)与Na+等的沾污有关.因此特别需要注意在氧化等高温工艺过程中的清洁度.•[计算例]对n-沟的“n+多晶硅-SiO2-Si”MOSFET,已知NA=1016cm-3,SiO2厚度d=250Å,Qf/q=2×1010cm-2,φms=-1.08V.计算:①VT=?②若要使VT增加到1V,要求注入B离子的剂量FB=?(假定注入的受主在SiO2-Si界面上形成薄的负电荷层.)解:对理想MOS系统,可求得VT=-(QB/Ci)+2ψB=0.35+0.69=1.04V,和Ci=εox/d=3.9×8.85×10-14/250×10-8=1.38×10-7F/cm2.则实际的MOS系统,可求得VT=[-1.08-2×1010×1.6×10-19/1.38×10-7]+1.04=-0.063V.由于注入硼电荷将产生平带电压的变化为qFB/Ci,则阈值电压等于1时有:1=(-0.063+qFB)/1.38×10-7,故FB=(1.38×10-7/1.6×10-19)1.063=9.1×1011cm-2.•实际MOSFET的伏安特性:⑴非饱和区~由线性特性慢慢变成亚线性特性.⑵饱和区~并不饱和(因为夹断以后的有效沟道长度随着VDS的增大而减短,致使ID也随着增大;同时漏区与沟道之间的耦合电容,使得当VDS增大时将在沟道中感应出额外的电荷,致使沟道电导增大,从而ID也随着增大).⑶击穿区~器件击穿的特点是:击穿电压低于单个p-n结的击穿电压;VGS越低,沟道的厚度X(y)也越小,则越容易击穿;击穿电压主要是受到沟道终点处表面附近内外电场的影响(因此,为了提高VDS,有必要采取各种p-n结终端技术来减弱表面附近的电场).•常用栅极材料的ε值:SiO2(3.8);Si3N4(6.4);Al2O3(7.5).→a)MNOFET(栅绝缘层是50~60nmSiO2+Si3N4);MAOFET(栅绝缘层是50~60nmSiO2+Al2O3).b)MFSFET(栅绝缘层是高ε值的薄膜材料,如:PZT[PbZrxTi1-xO3],SPT[SrBi2Ta2O3],LAO[鋁酸镧],LAON[镧鋁氧氮]).•材料的功函数值:金属(独立/在MOS中)~Al(4.1/3.2eV),Au(5.0/4.1eV),Ni(4.55/3.65eV).半导体(掺杂1014cm-3和1016cm-3)(独立/在MOS中)~n-Si(4.32,4.20/3.42,3.30eV),p-Si(4.82,4.49/3.92,4.04eV),n-GaAs(4.44,4.31/3.54,3.41eV),p-GaAs(5.14,5.27/4.24,4.37eV).例如,对Si-SiO2-Al系统:Al的功函数是3.2eV,与各种掺杂半导体的都不同,故热平衡时半导体表面的能带将发生弯曲.•p-沟耗尽型FET的制作技术:先在n型衬底的表面上作一层薄反型层;或用Al2O3/SiO2复合栅,利用膜中的负电荷效应.•表面使沟道载流子迁移率降低的原因:①VGS引起的纵向电场Ex把载流子吸到表面→表面散射使迁移率↓;②VDS引起的横向电场Ey使迁移率与电场有关,甚至速度饱和(在短沟道的小尺寸MOSFET中重要).•阈值电压与温度的关系:∵VT=VFB+2ψB-QB(2ψB)/Ci,则dVT/dT≈{2-QB/(2CiψB)}(dψB/dT);而ψB=±(kT/q)ln(N/ni),ni∝T3/2exp[-Eg/2kT],dψB/dT≈±(1/T){│ψB│-Eg/2q};∴dVT/dT≈±(1/T)[QB/(2CiψB)-2]××{│ψB│-Eg(T=0)/2q}.可见:①在温度升高时,EF趋于Ei,则表面更容易反型,即VT降低,dVT/dT0;②提高衬底掺杂时,EF趋于能带边,使得EF随着温度的变化范围增大,从而VT的温度稳定性差.[n沟:N=NA,取＋;p沟:N=ND,取－;而且采用Eg/2kT3/2条件.]•MOSFET的性能与温度的关系:都可通过S值、迁移率、阈值电压的各种温度关系来进行分析.例如ID与T的关系为:⑴在VGS较高时~(VGS-VT)比较大,则VT影响很小,从而μ的温度关系使得dID0;⑵在VGS较低时~(VGS-VT)比较小,则VT影响大,使得dID0;⑶在VGS中等时~VT和μ的温度关系都起作用,使得dID≈0.这时MOSFET的温度稳定性很好.•MOSFET的击穿电压:有D-S击穿和G-S击穿两种.但因无二次击穿,故MOSFET的安全工作区比双极型器件的要大.•MOSFET的源-漏击穿电压BVDS:与漏p-n+结的雪崩击穿电压和源-漏穿通电压有关,由其中的较小者决定.(对短沟道MOSFET,还往往出现“沟道雪崩击穿”.)①漏p-n+结的雪崩击穿电压~实际上低于单个p-n+结的击穿电压,常常只有25~40V.(因为栅电极覆盖在漏区部分的下面附加有额外的电场,将首先发生击穿;而且在截止时,VGS为负,这更将使击穿电压下降.)②源-漏势垒穿通电压VPT~当源和漏2个耗尽区相连通时,漏结中的电场即深入到源结,则源区的电子可直接被拉入到漏区而形成很大的电流.VPT与衬底掺杂浓度和沟道长度有关(对短沟道、衬底低掺杂的MOSFET,工作电压往往受到VPT的限制):根据p-n+结耗尽层宽度=[2ε(Vbi–V)/qNA]1/2=沟道长度L,得到VPT≈(qNA/2ε)L2.•MOSFET的源-栅击穿电压BVGS:由栅SiO2层的耐压来决定.当SiO2层击穿时,在击穿点将产生高电流密度(106~1010A/cm2)和高温(可达到4000K),使器件损坏.(因为MOSFET的CGS很小,若有微量的电荷即可产生很强的电场,从而引起击穿.故存储和使用MOSFET时要小心.)①在SiO2层厚度TOX=1000~2000Å时,BVGS=100~200V,有关系BVGS=EOXTOX,SiO2层的临界击穿电场EOX=5×106~10×1016V/cm.②实际上,因为SiO2的质量差别大,故在设计TOX时应该留有50%的安全系数.(例如,TOX=1500Å时,BVGS=75~150V.)•栅跨导gm:表征栅电压对漏极电流的控制能力,越大越好.非饱和区~∵ID≈β{(VGS-VT)VDS-VDS2},β=ZμnCi/L,∴gm=βVDS∝VDS.在电流饱和时,gm达到最大.饱和区~∵IDSat=(β/2)(VGS-VT)2,∴gmsat=β(VGS-VT)≡gmmax∝VGS.最大gm与S-D电压无关,而随栅电压线性增大.上述结论与实际情况的偏离:㈠VGS的影响:当VGS高到一定时,gmsat反而下降(是由于强的栅电场使μn降低所致).㈡VDS的影响:当VDS高到一定时,沟道载流子的漂移速度饱和、迁移率下降,从而gm降低.(在漂移速度饱和时,电流ID将降低[1+μnVDS/(Lvs)]–1倍;相应地gm也降低[1+μnVDS/(Lvs)]–1倍.)㈢串联电阻RS和RD的影响:RS使得加到栅极上的有效栅-源电压降低为VGS’=VGS–IDRS,RS和RD使得加到沟道上的有效漏-源电压降低为VDS