ASIC复习提纲

1考试复习提纲深亚微米器件理解MOS基本特性（VT组成、沟道长度调制效应）；；理解深亚微米MOS的非理想特性（亚阈值电流、速度饱和响应）；MOS动态特性——理解MOS在各种情况下的电容；互连互连在等比例缩小规则下变化情况；互连Elmore延时计算；Crosstalk及其对策；IRDrop效应；CMOS倒相器Size对倒相器性能、功耗和抗噪声能力的影响；InverterChain理解组合电路延时的计算方法；理解功耗的三个来源；组合电路静态vs动态电路、RatiolessvsRatioed逻辑；掌握组合电路的各种实现形式及其优缺点；Dynamic电路、Pass-trasisotr电路等；时序电路组合电路vs时序电路；Master－SlaveRegister的基本形式；动态CMOSRegister的优缺点；LatchvsRegister；Register-based电路时序分析，理解Jitter和skew对电路性能的影响；Schmitt触发器；设计方法标准单元设计流程；MOPS/Energy；初步理解软硬件划分的方法；算术单元了解加法器的类型及其优缺点；理解加法器设计的关键所在；简单了解桶型移位器和乘法器；数字电路（去年考题）1、深亚微米数字IC设计面临的挑战Chap.1引论2、深亚微米MOS的非理想特性（亚阈值电流、速度饱和响应）Chap.3器件3、互连Elmore延时计算Chap.4互连4、反相器功耗的三个来源Chap.5CMOS反相器5、组合电路逻辑路径的优化设计Chap.6组合电路6、多路开关Master-SlaveRegister的tsetup、thold、tctoq估算方法Chap.7时序电路7、加法器Chap.11运算电路21深亚微米数字IC设计面临的挑战Chap.1引论功耗密度增大,面积,布局布线,时钟频率,布局布线2反相器再生条件一个门的VTC应该具有一个增益绝对值大于1的过渡区,该过渡区以两个合法的区域为界,合法区域的增益应该小于1,这样的门具有两个稳定的工作点.3扩散和漂移的物理意义由于存在浓度梯度,载流子从浓度高的区域向浓度低得区域流动.由于存在内建电场,电子从电势高的方向向低的方向移动.4MOS管的域值电压5亚阈值电流:当电压低于阈值电压时,mos晶体管已经部分导通.这一现象为亚阈值或弱反型导通.6速度饱和效应:当沿沟道的电场达到一临界值时ξ时,载流子的速度由于散射效应而趋于饱和（两个公式）7长沟道I/V特性,短沟道的I/V特性:电阻区,饱和区,还有速度饱和区.8Mos管的电阻特性:电阻反比于器件的宽长比,当VddVt+Vdsat/2时,电阻与Vdd无关,当接近它时Vt时,电阻会急剧变大.9MOs电容(截止区,电阻区,饱和区)10互连线寄生效应对芯片的影响电容,电阻,电感寄生参数会:增加传播延时,使性能下降;影响能耗和功率的分部;引起额外的噪声来源,影响可靠性.11互连线,Elmore延时的计算12Fan_in和延时的关系:tpLH是Fin的线性函数,而下拉电阻负载和负载电容随输入数同时增加,使tphL近似平方关系增加,Fanin大于等于4时,门变的很慢.13高Fanin时提高组合逻辑性能的设计方法加大晶体管尺寸,降低串连器件的电阻,减少时间常数.B逐级加大晶体管尺寸,降低了起主要作用的电阻,同时使电容保持在一定的范围内,C重新安排输入,(把关键路径上的晶体管靠近门的输出端,可以提高速度)D重组逻辑结构14传输管逻辑概念及改进方法允许通过原始输入驱动栅端和源漏端来减少实现逻辑所需的晶体管数目.改进:电平恢复,B多种阈值晶体管,使用零阈值的NMOS可以消除大部分阈值损失C传输门逻辑(将NMOS和PMOS并联)15动态逻辑的特点A逻辑功能由Nmos下拉网络实现B晶体管数目少(N+22N)C,是无比逻辑门D只有动态功耗E有较快的开关速度(减少了门晶体管的数目,没有短路电流,并且由下来的器件提供的所有电流都用来对负载电容放电)F存在电荷泄漏,电荷分配,电容耦合,时钟馈通效应)动态逻辑可以实现较快的和面积较少的复杂逻辑门.但电荷分配等一些效应很难把握,电荷泄漏又迫使进行周期的刷新.限制了最高的工作频率.16组合逻辑和时序逻辑,LatchversusRegister(电平和边沿触发方式)17多路开关型主从寄存器:建立时间:输入数据D在时钟上升沿必须有效的时间(Ts=3tpd-inv+tpd-tx)传播延时是Qm值传输到Q所需的时间Tc-q=tpd-inv+tpd-tx,维持时间是在时间上升沿后,3输入必须保持的稳定时间Thold.18动态CMOSregister的优缺点.电容存储信息,容性耦合,引入噪声,破坏状态稳定.漏电流问题,时钟频率降低.内部动态结点不能追踪变化,引入反馈使电路不稳定.19流水线加速数字处理器的数据通路,通过在组合逻辑块之间插入寄存器来实现.把组合逻辑分成若干块,每一部分比原来的总功能具有较小的传播延时,有效的减少了最小的允许的时钟周期.20SchmitttriggerA对于一个变换很慢的输入波形,在输出端有一个快速的翻转的响应.B对正向和反向变化的输入信号有不同的阈值.把一个含有噪声或变换缓慢的输入信号变成一个干净的数字输出信号.CMOS实现,CMOS的开关阈值由Pmos和Nmos的导电因子之比Kp/Kn,增加它可以使得VM升高;如果翻转方向不同会使得这比率不同,则可以引起不同的开关阈值及滞环特性.(使用反馈完成)21克服线间电容串扰的方法:A尽量避免浮空结点,B敏感结点应该和全摆幅信号隔离.c在满足时序约束的范围内尽可能加大上升和下降时间,D在敏感的低摆幅布线网络中采用差分信号传输方法.E为使得串扰最小,不要使得两条信号间电容太大,同一层上的平行导线应当足够远离,相邻层上的导线应该互相垂直.F在重要的信号线间,增加一条屏蔽线,GNDVDDG不同层上的信号之间的电容可以通过增加额外的布线层来进一步减少.22串扰对传播延时的影响23加法器优化性能的方法.可在逻辑层和电路层上进行逻辑层重排布尔方程,得到一个速度较快或面积较小的电路(超前进位加法器)电路层改变晶体管的尺寸及电路的拓扑结构来优化速度.电路设计A静态加法电路(28管,慢)B镜像加法电路(24管,面积和延迟都有一定程度的减少)C传输门加法器(24管,和进位输出有相进的延迟)D曼彻斯特进位加法器逻辑设计:A进位旁路加法器(全1时,进位旁路输出,旁路加法器延迟增加的斜率比逐级进位加法器平缓)B线形进位加法选择加法器C平方根进位选择加法器D超前进位加法器24剩法器优化性能的方法(产生部分积,累加部分和,最终相加)部分累积器,阵列乘法器,进位保留加法器树型乘法器流水线25反相器开关阈值与器件尺寸的特性关系()26低电压下反相器VTC的特性.反相器在过渡区的增益实际上随电源电压的降低而增大,而且反相器在27反相器器件尺寸比例和延时的关系.428反相器链的优化设计方法29理解功耗的三个来源.A由电容充放电引起的动态功耗Pdyn直流通路引起的功耗Pdp静态功耗30半定制ASIC设计流程.51.1深亚微米数字IC设计面临的挑战：微观上的问题：超高速电路的设计、内部互联、噪声和串扰、可靠性和可制造性、功耗、时钟分布……宏观上的问题：产品面世时间、百万门电路设计、高层抽象、IP重用、可预测性……1.2反相器的再生条件：P16一个门的VTC应当具有一个增益绝对值大于1的过渡区（即不确定区），该过渡区以两个合法的区域为界，合法区域的增益应当小于1。这样一个门具有两个稳定的工作点。3.1二极管扩散与漂移的物理意义：扩散：由于存在浓度梯度，载流子从浓度高的区域向浓度低的区域移动漂移：由于存在内建电场，电子向高电势方向，空穴向低电势方向移动的运动3.2结电容与偏压的定性关系：P58它们具有高度的非线性关系，电容随反向偏置的增加而减小。001jjmDCCV式中，m称为梯度系数，对于突变结它等于1/2，对线形或梯度结，它等于1/3。3.3MOS阈值电压：P642SSBITmsFoxoxocQQQVCCC，VT与几个因素有关：例如栅和衬底材料间功函数的差、氧化层厚度、费米电势、沟道与栅氧层间表面上被俘获的杂质电荷，以及为调节阈值所注入的离子剂量。3.4深亚微米MOS的非理想特性（亚阈值电流、速度饱和响应）亚阈值电流：当Vgs电压低于阈值电压时，MOS晶体管已经部分导通，形成从源端到漏端的电流通路，这一现象称为亚阈值或弱反型导通。速度饱和效应：P67当沟道的电场达到某一临界值c时，载流子的速度将由于散射效应（即载流子间的碰撞）而趋于饱和。1nccsatc3.5长沟道器件和短沟道器件的I/V特性长沟道器件：在饱和区ID与VGS之间呈现平方关系短沟道器件：在饱和区ID与VGS是线性关系，使得高电压时电流的驱动能力有明显的下quadraticlinearquadraticLongChannelShortChannel60.511.522.501234567x105VDD(V)Req(Ohm)降。3.6MOS的等效电阻效应：P76等效电阻反比于器件的宽长比；当VDDVT+VDSAT/2时，电阻与VDD无关；当VDD接近VT时，电阻会急剧增加。3.7MOS动态特性——理解MOS在各种情况下的电容4.1互联线寄生效应对芯片的影响集成电路的导线已经形成了一个复杂的几何形体，它引起电容、电阻和电感等寄生参数效应。会使传播延时增加，性能下降；影响能耗和功率的分布；引起额外的噪声来源，从而影响电路的可靠性。4.2互联Elmore延时的计算1(()())ikjjNDikikkRRRpathsipathskCR4.3趋肤效应高频电流趋向导体的表面流动，使导体电阻随频率提高而增加。趋肤效应是对较宽的导线才有的问题；采用良导体会使趋肤效应在较低的频率时就发生。5.1反相器开关阈值与器件尺寸的特性关系当VDD值较大时（与晶体管阈值电压及饱和电压相比），1DDMrVVr，pDSATpsatppnDSATnsatnnkVWrkVW，表明开关阈值取决于比值r，它是PMOS和NMOS管相对驱动强度的比。1）VM对于器件比值的变化相对来说是不敏感的。2）改变Wp对Wn比值的影响是使VTC的过渡区平移。增加PMOS或NMOS宽度使VM分别移向VDD或GND。5.2低工作电压下反相器的VTC特性：P139反相器在过渡区的增益实际上随电源电压的降低而加大，在电源电压接近构成它的晶体管的阈值电压时仍能很好的工作。但是：1）不加区分地降低电源电压虽然对降低能耗有正面的影响，但是它绝对会使门的延时加大。2）一旦电源电压和本征电压变得可以比拟，dc特性对器件参数（如晶体管阈值）的变化就变得越来越敏感。711.522.533.544.5533.544.55x10-11btp(sec)3）降低电源电压意味着减小信号的摆幅。保持阈值电压不变，尽管更低的电源电压不足以大到使晶体管导通，但仍可以得到一个反相器的特性。从晶体管的亚阈值工作中可以得到解释。亚阈值电流足以使该门在低电平和高电平之间切换，并且提供足够的增益从而使得到可以接受的VTC。5.3反向器器件尺寸比例与延时的关系：P148当导线电容可以忽略时，optrb，//pnWLWLb，由等效电阻值发现，当β=2.4时得到对称的瞬态响应，上升和下降延时相同。如图最优点发生在β=1.9附近。5.4反相器链的优化设计方法：P151001(1/)extpppgCtttfC，是比例系数，只与工艺有关，f（等效扇出）取决于外部负载电容与输入电容之间的比值。每一个反相器的最优尺寸是与它相邻的前后两个反相器尺寸的几何平均数：,,1,1gjgjgjCCC当Cg，1和CL给定时，我们可以推导出尺寸系数为：,1/NNLgfCCF，以及通过该反相器链的最小延时：01/NpptNtF，F代表该电路的总等效扇出，它等