计算机组成原理章8

18.2程序查询方式一直需要CPU参与1、设备编址通常将I/O设备码视为地址码，对I/O地址码的编址可采用两种方式：统一编址或单独编址。统一编址就是将I/O地址看作是存储器地址的一部分（如64K地址的存储空间中，划出8K地址作为I/O的地址，凡是在这8K地址范围内的访问，就是对I/O的访问），所用的指令与访存指令相似。单独编址是指I/O地址和存储器地址是分开的，所有对I/O的访问必须有专用的I/O指令。2P270、11图中二维中断系统。(1)若CPU现执行E的中断服务程序，IM2，IM1，IM0的状态是什么?(2)CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态是什么?(3)如果设备B一提出请求,CPU立即进行响应，应如何调整才能满足要求？(1)执行设备E的中断服务程序时IM2IM1IM0=011(2)执行设备H的中断服务程序时IM2IM1IM0=001(3)要使设备B的中断请求及时得到响应，可将设备B从第2级取出来，单独放在第3级上，使第3级的优先级最高，即令IM3=0即可。3【例】某计算机的外部设备具有三级中断功能，中断响应次序基本上由硬件排队电路决定，但可利用各个外部设备控制器中的中断屏蔽控制位来封锁本设备的中断请求信号。设所有中断处理程序的执行时间相同，均为T，在5T时间内共发生5次中断请求信号。如图示。（1）请图示各个中断处理程序占用的时间段及中断程序完成的次序。（2）软件进行干预，当执行中断处理程序③时，屏蔽二级中断。请图示各个中断处理程序占用的时间段及中断程序完成的次序。45（2）软件进行干预，当执行中断处理程序③时，屏蔽二级中断。请图示各个中断处理程序占用的时间段及中断程序完成的次序。由于进行了软件干预，当执行③的中断服务时，不能被②打断。所以中断处理程序占用的时间段及中断程序完成的次序如图。6【例】一个8级中断响应从高到低的优先顺序是：1-2-3-4-5-6-7-8，设置中断屏蔽寄存器后，中断响应的优先顺序是：1-3-5-7-2-4-6-8，如果CPU在执行一个应用程序时有5、6、7、8级4个中断同时到达，CPU在按优先顺序处理到第3个中断请求的过程中又有一个3中断请求到达CPU，试画出CPU响应这些中断的顺序示意图。7P269、8设某机有5级中断：L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，试问：（1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）？（2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。中断处理程序中断处理级屏蔽位L0级L1级L2级L3级L4级L0中断处理程序L1中断处理程序L2中断处理程序L3中断处理程序L4中断处理程序101011111100100101110010185级中断L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。9【例】某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码，该位为“0”表示允许中断，该位为“1”表示中断屏蔽。中断响应的优先次序为1→2→3→4，中断的处理次序和中断的响应次序是一致的。（1）各级中断处理程序的各中断级屏蔽值如何设置，完成CPU的运动轨迹。（2）在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2，则各级中断处理程序的各中断级屏蔽值如何设置，完成此时CPU的运动轨迹。10解：（1）中断响应的优先次序为1→2→3→411（2）在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2。12中断响应的优先次序为1→2→3→4，在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2。131．简述计算机系统中，CPU对外围设备的管理方式。在计算机系统中，CPU对外围设备的管理有以下五种方式：(1)程序查询方式；(2)程序中断方式；(3)直接存储器访问(DMA)方式；(4)通道方式；(5)外围处理机(PPU)方式。其中第一种对CPU的资源浪费最大，而第五种使CPU的效率得到最大发挥，但是需要更多的硬件支持。2．单机系统中CPU与外设进行信息交互有几种方式，CPU的介入程度如何。单机系统中CPU与外设进行信息交互有4种方式：通道方式DMA方式中断方式程序查询方式。4种方式中，程序查询方式一直需要CPU参与，中断方式则需要响应中断，并且每次中断只能传输一个数据，DMA方式每中断一次，CPU可以传输成组的数据，而通道方式下IOP可以实现对外设的统一管理和外设与内存之间的数据传输，无须CPU干预。第八章概念143．在数据传送方式中若主机与设备串行工作，则采用何种信息交换方式。采用程序查询方式；在程序查询方式下，当CPU等待外设的状态信号时，不能执行其他的操作，只能当外设准备好后，才能继续执行查询程序及后续工作，因此在程序查询控制方式下，当外设启动后，CPU与外设是串行工作的。4．在数据传送方式中若主机与设备并行工作，采用何种信息交换方式。采用中断方式；在中断的控制下，当外设启动后，CPU可以继续原来的工作，待外设准备好后，由中断控制器向CPU发出中断，CPU才停止原来的工作去处理中断，因此外设与主机是并行工作的。5．在数据传送方式中若主程序与设备并行工作，则采用何种信息交换方式。采用DMA或通道方式；在DMA方式下主机响应了外设的DMA请求后，在主机与外设传送成组的数据时，CPU可以同时执行其他的程序；通道方式下主机与外设的数据传送无须CPU管理。因此主程序与设备并行工作的。156．何谓DMA方式，在计算机系统中使用DMA的目的是什么。直接内存访问(DMA)是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。DMA方式一般用于高速传送成组数据。使用DMA的目的是提高高速外围设备与计算机主机之间传送数据的速度，降低数据出入对CPU时间的开销。7．通道的基本功能是什么，CPU如何实现对通道的管理，通道如何实现对设备控制器的管理。通道是一个特殊功能的处理器，有自己的指令和程序专门负责数据输入输出的传输控制。它的基本功能是：执行通道指令、组织外围设备和内存进行数据传输，按I／O指令要求启动外设，向CPU报告中断等。CPU是通过执行I／O指令以及处理来自通道的中断，实现对通道的管理。通道通过使用通道指令控制设备控制器进行数据传送操作，并以通道状态字接收设备控制器反映的外设的状态。课内测试717某计算机的外部设备具有五级中断功能，中断响应次序基本上由硬件排队电路决定，中断响应从高到低的优先顺序是：1→2→3→4→5。（1）通过软件进行干预，将中断程序的处理次序改为：1→3→5→2→4，如何设置各中断级屏蔽值（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）。（2）如果CPU在执行一个应用程序时有1、2、3、4级4个中断同时到达，设所有中断处理程序的执行时间相同，均为T，试画出CPU响应这些中断的顺序示意图。18中断处理程序中断处理级屏蔽位1级2级3级4级5级1中断处理程序2中断处理程序3中断处理程序4中断处理程序5中断处理程序1000011101101001111110101