红绿灯交通信号系统设计

目录摘要………………………………………………………………………………………1第一章VHDL的基本概念……………………………………………………………21.1VHDL语言的产生和发展……………………………………………………21.2VHDL语言的特点……………………………………………………………21.3VHDL语言与模拟……………………………………………………………31.4编译型模拟方法及VHDL与C++的类比……………………………………31.5VHDL在电子系统硬件设计中的优点………………………………………4第二章红绿灯交通信号系统…………………………………………………………52.1红绿灯交通信号系统功能概述……………………………………………52.2红绿灯交通信号系统外观…………………………………………………52.3红绿灯交通信号系统的VHDL模块…………………………………………62.4红绿灯交通信号系统VHDL程序……………………………………………62.4.1clk_gen时钟发生电路（即分频电路）的VHDL设计………………62.4.2traffic_mnx计数秒数选择电路的VHDL程序设计…………………82.4.3count_down倒计时控制电路的VHDL程序设计……………………102.4.4traffic_fsm红绿灯信号控制电路的VHDL程序设计………………122.5建造一个属于自己的程序包（package）…………………………………132.5.1traffic红绿灯信号系统电路的VHDL程序设计……………………15第三章结论……………………………………………………………………………16参考文献…………………………………………………………………………………172005届电子信息工程专业毕业设计（论文）1VHDL红绿灯交通信号系统廖凯重庆三峡学院电子信息工程专业2001级重庆万州404000摘要：近年来随着科技的飞速发展，VHDL的应用正在不断地走向深入，同时带动传统控制检测日新月益更新。传统交通灯控制器多数由单片机或PLC实现。本论文介绍一种用VHDL实现红绿灯交通信号系统的设计方法。关键字：VHDLMAXPLUSⅡ交通信号灯国际化引言：在现代城市中，随着人口和汽车的急剧增长，市区交通日益拥挤，要是没有红绿灯作为指挥工具，恐怕川流不息的汽车就会由于混乱而造成严重阻塞。因此，交通灯是交管部门管理城市交通的重要工具之一。随着电子与计算机技术的迅速发展，电子电路的分析与设计方法发生了重大的变化。电子设计自动化技术已成为设计现代电子系统必不可少的工具和手段。在电子技术领域里，为了便于储存，分析和传输，常将模拟信号编码，即把它转换为数字信号，利用数字逻辑这一强有力的工具来分析和设计复杂的数字电路或数字系统，为信号的储存，分析和传输创造了硬件环境。根据这次的设计要求，设计交通灯，我们以传统电子设计方法为基础的工程设计基础上，引入了电子设计自动化技术，模拟与数字、硬件与软件相结合的综合性设计，通过VHDL数字控制系统，设计了可控交通信号灯。可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。通常使用硬件描述语言（HardwareDescriPtionLan－guage，HDL）进行数字电子系统设计。目前应用广泛的硬件描述语言有：VHDL语言，VerilogHDL语言，AHDL语言。VHDL语言由于具有强大的行为描述能力和丰富的仿真语句从而成为系统设计领域最佳的硬件描述语言。交通信号灯的出现，使交通得以有效管制，对于疏导交通流量、提高道路通行能力，减少交通事故有明显效果。随着中国加入WTO，我们不但要在经济、文化、科技等各方面与国际接轨，在交通控制方面也应与国际接轨。俗话说“要想富，先修路”，但路修好了如果在交通控制方面做不好道路还是无法保障畅通安全。作为交通控制的重要组成部份的交通信号灯也应国际化。第一章VHDL的基本概念电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路。硬件描述语言HDL在电子设计自动化中扮演着重要角色，它是EDA技术研究的重点之一。作为IEEE标准的硬件描述语言VHDL已在设计中得到了广泛的应用，且影响日益深远。1．1VHDL语言的产生和发展硬件描述语言HDL是一个划时代的进步，它的出现和发展使得自顶向下的数字系统（集成电路/计算机）设计方法成为可能，也促使新一代EDA工具的出现，并使得电子设计自动化方法主流从传统的自底向上的设计方法发展到自顶向下的设计方法。硬件描述语言的发展至今已有几十年的历史，并已成功地应用到系统的模拟和设计等各方面。廖凯：VHDL红绿灯交通信号系统2到20世纪80年代后期，已出现上百种硬件描述语言，它们对设计自动化起到了促进和推动作用，但是由于它们各自针对特定的设计领域，没有统一的标准，从而使一般用户难以使用。广大用户所企盼的是一种面向设计的多层次、多领域且得到一致认同的标准的硬件描述语言。20世纪80年代后期由美国国防部开发的VHDL语言恰好满足了上述要求，并在1987年12月由IEEE标准化。它的出现为电子设计自动化的发展和推广奠定了坚实的基础。在此期间，许多地方形成了VHDL的用户组织，VHDL语言的标准化使得它在国际用户中获得了广泛的理解和支持，从而又进一步促进VHDL的发展。随后，VHDL进入广泛的应用时代。特别是进入20世纪90年代以后，有关VHDL语言的发展成为一种主流技术。VHDL语言逐渐成为数字系统设计的主要描述语言，它在世界各国得到了广泛应用。有文献表明，90%以上的用户已在使用或即将使用VHDL。1．2VHDL语言的特点VHDL语言能够形式化地表示电路的结构与行为，支持逻辑设计中层次与领域的描述，并借用高级语言的精巧结构简化电路的描述，具有电路模拟与验证机制，保证设计的正确性，支持电路描述由高层向地层的综合变换，易于理解和重用。此外，它还是一种与实现技术相独立的语言，既不束缚于某一特定的模拟程序或数字装置上，也不把设计方法强加于设计者。它允许设计者在其使用范围内选择工艺和方法。为了适应未来的数字硬件技术，VHDL还提供了便于将新技术引入现有设计的潜力。VHDL语言的最大特点是描述能力极强，可覆盖逻辑设计的诸多领域和层次，并支持众多的硬件模型。其特点包括：(1)设计技术齐全，方法灵活，支持广泛VHDL语言支持自顶向下(topdown)和基于库(library-based)的设计方法，而且还支持同步电路、异步电路以及其他随机逻辑电路的设计。其范围之广是其他HDL语言所不能比拟的。另外，由于VHDL语言早在1987年12月就已作为IEEEstd1076标准公开发布，因此，目前大多数EDA工具几乎在不同程度上都支持VHDL语言。这样就给VHDL语言的进一步推广和应用创造了良好的环境。(2)系统硬件描述能力强VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路；并且，高层次的行为描述可以与低层次的RTL（寄存器传送语言）描述和门级描述混合使用。VHDL语言能够进行系统级的硬件描述，这是它的一个最突出的优点。(3)VHDL语言可以与工艺无关地进行编程在用VHDL语言设计系统硬件时，没有嵌入与工艺相关的信息（当然这些信息也是可以用VHDL描述的）。与大多数HDL语言的不同之处是，当门级或门级以上层次的描述通过模拟验证之后，再用相应的工具将设计映射成不同的工艺（如MOS，CMOS等）。这样，在工艺更新时，就无须修改原设计，只要改变相应的工艺工具即可。(4)VHDL语言标准、规范，易于共享和重用由于VHDL语言已作为一种IEEE的工业标准，这样设计的成果便于重用和交流，反过来又能进一步推动VHDL语言的推广和完善。另外，VHDL语言的语法比较严格，风格类似于Ada语言，给阅读和使用都带来极大的方便。1．3VHDL语言与模拟VHDL是为数字电路的建模和模拟（simulation）而制定的，是一种面向模拟的语言，它的语法中有许多方面均考虑到模拟的因素。包括VHDL的硬件相关结构、并发性特征和混合级描述及混合级模拟。(1)VHDL中的硬件相关结构VHDL具有许多与数字电路结构直接相关的概念，其中最主要的是元件，它是数字硬件结构—2005届电子信息工程专业毕业设计（论文）3—“黑盒”的抽象。VHDL中的元件由实体、结构体两个概念共同描述完成。其中实体描述元件与外部环境的接口，其内部行为及结构是完全隐蔽的。实体的功能定义在称为结构体的分离单元中，结构体规定设计实体输入及输出之间的关系。一个实体可存在多个对应的结构体，分别以行为、结构、数据流及各种方式混合的描述方法实现。元件的存在使VHDL脱离普通程序语言的范畴，成为描述数字电路的专用硬件设计语言。VHDL中的信号(signal)概念是数字电路中连线的抽象，它是各元件、各进程之间进行通信的数据通路。VHDL中信号的状态会影响与信号相关的进程的运行，体现数字系统的各单元的输入及输出的状态。VHDL中的进程（process）完成电路行为的描述，由一系列顺序语句组成，是VHDL设计中进行功能描述的基本单元。由于进程的执行是并发的，因此在VHDL在中引入delta延迟概念，用于表示时间上无穷小的模拟步，是VHDL中模拟进程同步机制的关键。一个模拟时刻包括若干delta延迟，所有进程均可能在特定条件下，在同一时刻的任一delta延迟点上激活。设计者的设计意图有时希望忽略在delta延迟点上的变化，着重于计算一个模拟时刻结实时的稳定阶段的状态。因此VHDL93引进了延迟进程的概念。该类进程只在某一时刻的最后一个delta延迟时激活，这样可以降低处理频率，尤其是当用于时序检查的时候。(2)VHDL并发性特征VHDL的并发性体现在两个方面，首先在使用VHDL进行数字电路设计时存在并发性，即VHDL支持设计分解，可使被分解的各子部分的设计并行完成。一个模型的设计主要由3部分组成：定义实体部分——确立模型与环境的接口；定义结构体部分——完成模型的功能描述；定义测试部分——为模型生成测试向量，并捕获模型输出信号状态以供分析。在设计流程方面，在系统分析阶段，系统分析者可将设计对象分为若干独立的子元件，交给若干设计小组实现。此阶段，系统分析者严格定义元件接口，并将元件之间的相互作用以文档形式提供给各设计小组。然后，各设计小组可独立并行地对子元件进行详细设计，并模拟验证子元件，确保正确无误。最终，系统设计者集成各子元件形成完整的设计，对整个设计进行模拟验证。设计的并发性可极大地加快整体设计进程并提高设计质量。其次，VHDL之所以称为硬件描述语言，很重要的一点是因为它在模拟执行上具有并发性，这一点很适于描述电路活动的并发性特点，是其他程序设计语言所不具备的。并发性使得VHDL中的进程类似于UNIX操作系统的进程概念，它们的挂起、活动均是独立的。并发性使得VHDL的设计模拟可在并行机上进行，这样大大提高了模拟效率，是解决模拟时间瓶劲的方法之一。在并行模拟中，VHDL源描述经编译后，结构确立除完成通常的VHDL确立工作，还将每个进程静态地映射到特定的处理器上，计算的加载、通信频带的估算均来自于暂时性的分析及波形传播分析，以帮助获得合理的平衡的静态映射。(3)VHDL的描述范围覆盖系统级、算法级、寄存器传输级和门级，具有连续性、完整性的特点。VHDL结构描述方式与行为描述方式有机结合，各描述层次之间彼此衔接，协调一致。目前，较常用的大规模集成电路的设计方法包括基于标准单元库的自底向上(bottom-up)的设计方法和自顶向下(top-down)便于早期优化的设计方法，以及自底向上和自顶向下有机结合的设计方法。由于设计规模日益增大，设计复杂度急剧增加，传统的设计起点偏重低层的方法，会因设计规模的庞大带来极大的工作量。因此提高设计层次，注重早期优化，是现行较好的设计方式。目前，设计对象整体的的设计过程经