DRAM存储器

高性能动态随机存取存储器DRAM分类千兆位DRAM等比例缩小问题和结构先进DRAM工艺技术展望DRAM简介多电平存储的动态随机存取存储器主要内容绝缘体基外延硅动态随机存取存储器静态和动态存储器芯片特性SRAMDRAM存储信息触发器电容破坏性读出非是需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低读出时数据线有电流为“1”01写入时CS充电为“1”放电为“0”T无电流有电流数据线CsT字线单管MOS动态RAM基本单元电路单管动态存储元单管动态存储元数据线行(字)选择CCbT110DRAM简介位线和存储电容器之间的电荷转换产生的信号为：增加单元存储电荷:增加电容面积减薄结点介质厚度应用更高的介电常数材料作为结点介质降低存储单元漏电流单管DRAM的存储矩阵BITLINE0BITLINE0#BITLINE1BITLINE1#BITLINE2BITLINE2#BITLINE3BITLINE3#ROWDECODERSELECTSASINGLEWORDLINECOLUMNMULTIPLEXERCONNECTSASINGLEBITLINECOLUMNADDRESSROWADDRPRECHARGECONTROLLINEWORDLINE0WORDLINE1WORDLINE2WORDLINE3DATABITNCDINWERASA0A2A1GND————————VCCCASDOUTA6A3A4A5A7————————11621531441351261171089Intel2164(64K×1)引脚A0～A7：地址输入线RAS：行地址选通信号线，兼起片选信号作用（整个读写周期，RAS一直处于有效状态）CAS：列地址选通信号线WE：读写控制信号0-写1-读Din：数据输入线Dout：数据输出线DRAM时序读周期：行地址有效行地址选通（RAS）写允许（WE）有效（高电平）列地址有效列地址选通（CAS）数据输出（Dout）行选通、列选通及地址撤销ADD(a)读周期tCASDout行地址列地址数据WECASRAS写周期：行地址有效行地址选通（RAS）写允许（WE）有效（低电平）列地址、数据（Din）有效列地址选通（CAS）数据输入行选通、列选通及地址撤销address(b)写周期tRAStCYC行地址列地址数据DinWECASRASDRAM时序DRAM刷新DRAM靠电容C上存储的电荷来表示信息电容上的电荷会发生泄漏需要定时充电以维持存储内容需要外加上刷新电路电容特性2.含义：就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变。1.缘由3.刷新周期:对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。1)只用RAS信号的刷新在这种刷新操作中，基本上只用RAS信号来控制刷新，CAS信号不动作。为了确保在一定范围内对所有行都刷新，使用一种外部计数器。2)CAS在RAS之前的刷新这种方式是在RAS之前使CAS有效，启动内部刷新计数器，产生需要刷新的行地址，而忽略外部地址线上的信号。目前256K位以上的DRAM片子通常都具有这种功能。3）隐式刷新执行一次读或写操作，然后保持CAS低电平，使RAS进入高电平一段时间，随后再进入低电平。4）自刷新也叫睡眠模式或自动刷新。应用一个芯片上的振荡器来决定刷新频率和使用一个计数器来跟踪地址。常用于电池供电的可移动应用场合和用电池作为备用电源的应用场合。刷新操作种类1)只用RAS信号的刷新在这种刷新操作中，基本上只用RAS信号来控制刷新，CAS信号不动作。为了确保在一定范围内对所有行都刷新，使用一种外部计数器。2)CAS在RAS之前的刷新这种方式是在RAS之前使CAS有效，启动内部刷新计数器，产生需要刷新的行地址，而忽略外部地址线上的信号。目前256K位以上的DRAM片子通常都具有这种功能。3）隐式刷新执行一次读或写操作，然后保持CAS低电平，使RAS进入高电平一段时间，随后再进入低电平。4）自刷新也叫睡眠模式或自动刷新。应用一个芯片上的振荡器来决定刷新频率和使用一个计数器来跟踪地址。常用于电池供电的可移动应用场合和用电池作为备用电源的应用场合。1)只用RAS信号的刷新在这种刷新操作中，基本上只用RAS信号来控制刷新，CAS信号不动作。为了确保在一定范围内对所有行都刷新，使用一种外部计数器。2)CAS在RAS之前的刷新这种方式是在RAS之前使CAS有效，启动内部刷新计数器，产生需要刷新的行地址，而忽略外部地址线上的信号。目前256K位以上的DRAM片子通常都具有这种功能。3）隐式刷新执行一次读或写操作，然后保持CAS低电平，使RAS进入高电平一段时间，随后再进入低电平。4）自刷新也叫睡眠模式或自动刷新。应用一个芯片上的振荡器来决定刷新频率和使用一个计数器来跟踪地址。常用于电池供电的可移动应用场合和用电池作为备用电源的应用场合。值得一提的是，刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。重写是随机的，某个存储单元只有在破坏性读出之后才需要重写。而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的一行为单位进行的。刷新和重写Cache的工作原理CPUCache主存DBCache的命中率Cache与内存的空间比一般为：1128CPU读取指令或数据时首先在Cache中找，若找到则“命中”，否则为“错过”。命中率影响系统的平均存取速度系统的平均存取速度=Cache存取速度×命中率+RAM存取速度×不命中率Cache的读写操作读操作写操作贯穿读出式旁路读出式写穿式回写式CPUCache主存CPUCache主存CPUCache主存CPUCache主存更新写入LRU管理逻辑相联存储器CPU主存CPU与CACHE之间的数据是以字为单位，而CACHE与主存之间的数据交换是以块为单位的。当CPU读取主存中一个字时，便发出此字的内存地址到CACHE和主存。此时CACHE控制逻辑依据地址判断此字当前是否在CACHE中，若是，此字立即传送给CPU；若非，则用主存读周期把此字从内存读出送到CPU，与此同时，把含由这个字的整个数据块从主存读出送到CACHE中。Cache的工作原理命中率①命中率：——CPU访问的信息在Cache中的比率。是衡量Cache效率的主要指标！③影响命中率的因素a.有用数据可能被替换掉。b.块长大，块数减少,替换快c.块长大，距当前字较远的字，很少近期访问块长不宜过大H=CPU访问Cache的次数CPU访问内存＋Cache的总次数②命中率公式与块长B有关系，联系复杂，取决于程序的局部特性Cache容量越大，命中率越高，但价格提高注一般取块长为4——8个可编址单位DRAM分类千兆位DRAM等比例缩小问题和结构先进DRAM工艺技术展望DRAM简介多电平存储的动态随机存取存储器主要内容绝缘体基外延硅动态随机存取存储器存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。如图所示。内存条有30脚、72脚、100脚、144脚、168脚等多种形式。30脚内存条设计成8位数据线，存储容量从256KB～32MB。72脚内存条设计成32位数据总线。100脚以上内存条既用于32位数据总线又用于64位数据总线，存储容量从4MB～512MB。内存条把连续的内存块以页的形式来处理。即CPU所要读取的数据是在相同的页面内时，CPU只要送出一个行地址信号，加快了CPU存取内存数据的速度，其读取速度为60～80ns。它将一组DRAM芯片安装在一块印刷板上，称为SIMM（SingleIn-lineMemoryModule,单列直插式存储器模块）内存条，印制板单面出线，有30线、72线和100线三种，数据宽度分别为8位，32位和64位。386和486主板上为30线插槽，486和586主板上为72位插槽。FPMDRAM（FastPageModeDRAM快速页面模式内存）那是286、386、486和Pentium初期时代的故事了……EDODRAM（ExtendedDataOutDRAM,扩展数据输出内存）那是486和586年代的故事了……工作原理与FPMDRAM类似，和FPM的基本制造技术相同，在缓冲电路上有所差别，取消了扩展数据输出内存与传输内存两个存储周期之间的时间间隔，可以把数据发给CPU的同时去访问下一个页面。在本周期的数据传送尚未完成时，可进行下一周期的传送，所以它的读取速度比FPMDRAM快10～20％左右，约为50ns～60ns，故性能比FPMDRAM提高了20％左右。SDRAM（SynchronousDRAM,同步动态随机存储器）采用了多体存储器结构和突发模式，为双存储体结构，也就是有两个存储阵列，一个被CPU读取数据时，另一个已经做好被读取的准备，两者相互自动切换，使得存取效率成倍提高，并且将内存与CPU以相同时钟频率控制，使内存与CPU外频同步，取消等待时间，其传输速率比EDODRAM快了许多，速度可达6ns。SDRAM是DRAM系列中使用最广泛的高速、高容量存储器。其内部存储体的单元存储电路于一般的DRAM相同，但在工艺上进行了改进。SDRAM常见的存取周期有10ns、8ns、7ns。主要特点SDRAMSDRAM（SynchronousDRAM,同步动态随机存储器）DDR（DoubleDataRate,双倍数据速率）SDRAM传统的SDRAM内存只在时钟周期的上升沿传输指令、地址和数据，而DDRSDRAM内存的数据线有特殊的电路，可以让它在时钟的上下沿都传输数据。相对于SDRAM来说能将内存的传输速率提高一倍。由于DDRSDRAM需要新的调整时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高。DDRSDRAM内存也是DIMM封装，外观与SDRAM内存很相似，但不兼容。它的存取速度快，性能价格比相对较高，已经成为装机首选内存，是目前PC机主流内存。DDRSDRAM最早是由三星公司于1996年提出，由日本电气、三菱、富士通、东芝、日立、德州仪器、三星及现代等八家公司协议订立的内存规格，并得到了AMD、VIA与SiS等主要芯片组厂商的支持。它是SDRAM的升级版本，因此也称为SDRAMII。DDR（DoubleDataRate,双倍数据速率）SDRAMVCM（VirtualChannelMemory）虚拟通道存储器VCM是由NEC公司开发的一种的“缓冲式DRAM”，该技术将在大容量SDRAM中采用。它集成了所谓的“通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输的同时，VCM还维持着与传统SDRAM的高度兼容性，通常也把VCM内存称为VCMSDRAM。VCM与SDRAM的差别在于不管数据是否经过CPU处理都可先行交于VCM进行处理，而普通的SDRAM就只能处理经CPU处理以后的数据，这就是为什么VCM要比SDRAM处理数据的速度快20%以上的原因。VCM（VirtualChannelMemory）VCM（VirtualChannelMemory）虚拟通道存储器DRAM分类千兆位DRAM等比例缩小问题和结构先进DRAM工艺技术展望DRAM简介多电平存储的动态随机存取存储器主要内容绝缘体基外延硅动态随机存取存储器记忆电容器需要一定的电容值，不过为了缩小存储器单元面积和提高记忆密度，重要的是减小记忆电容器在硅上所占的面积，因此电容器的结构从最初的平面型电容器发展到深槽电容器和堆叠电容器等。深槽电容器的思想是在硅衬底上开出深槽，在其侧面形成电容。堆叠电容器是在硅表面上形成像高层建筑那样的结构，它可以有效地利用芯片面积，但是这种结构会使工艺变得复杂，从而增加了成本。DRAM结构单元的演变DRAM结构单元的演变沟槽电容器两种沟槽电容器要求在硅中刻蚀