96单片机 天津大学 第二章 MCS96系列单片机基本结构

第二章MCS-96系列单片机基本结构开始2.1MCS-96单片机体系结构一、8096单片机结构P3P4P1P2HSIHSOP0时钟发生器RALU寄存器阵列XRAM16KB片内ROM/EPROM定时器1定时器2存储器控制器队列定时监视器脉宽调制器串行口波特率发生器高速I/OA/D转换器256字节XRAMCPU8位16位P2MUXS/HMUX16位地址/数据总线VREFAGND掉电基准频率控制信号开始1.16位CPUCPU内部采用寄存器文件结构。CPU可以通过特殊功能寄存器（SFR），也可通过存储器控制器与外部进行数据交换。CPU未采用其他芯片的累加器结构。可以在寄存器文件的256个字节寄存器空间内进行操作。2.10位A/D转换器MCS-96内部有八个通道带采样保持的10位A/D，在12MHz晶振时，完成一次A/D转换所需时间只要22s。3.脉宽调制输出MCS-96单片机可以直接提供一路调制信号，可用于驱动电路。PWM输出信号经过积分就可获得直流输出，可以用作D/A转换器或波形发生器。D/A转换器的分辨率为8位，脉冲周期为64s（12MHz时）。4.自带波特率发生器的全双工串行口MCS-96串行口与MCS-51系列单片机兼容，且自带波特率发生器，有4种工作模式，能方便进行多机通讯、I/O扩展等。开始5.高速输入/输出部件—HSI/HSOMCS-96具有四个高速触发输入通道HSI，用来记录外部事件发生的时间。六个高速脉冲发生器可以及时触发外部事件，也可做D/A转换器。高速输出单元HSO同时具有软件定时器功能，两个16位软件定时器可以同时工作。晶振为12MHz时输入/输出分辨率为2μs。7.中断系统MCS-96单片机支持8个中断向量，而有的中断向量又有多个中断源，共有20多个中断源。6.5个8位准输入/输出端口MCS-96具有5个8位I/O端口，其中有些是多用途的。8.两个16位定时器MCS-96有两个16位定时器，T1循环计数，T2对外部事件计数。开始9.16位程序监视定时器在系统软硬件发生故障时，监视定时器(Watchdog)使系统复位，从而使CPU恢复工作。10.可动态配置的总线在运行过程中，MCS-96的系统总线可以动态地配置成8位或16位，以适应对外部数据进行字或字节的操作。11.8K/16K字节的ROMMCS-96的地址空间是64K字节，在带内部程序存储器的芯片中，内部ROM的容量为8K或16K字节。片内ROM或EPROM可以加密，并可在运行过程中对EPROM进行编程。12.256字节的寄存器阵列和寄存器MCS-96有232字节的内部寄存器阵列，它具有普通微机中的寄存器和RAM的双重功能。另外24字节为专用寄存器。13.4个软件定时器4个软件定时器受高速输出单元HSO控制。在到达预定时间时，设置相应的软件定时器标志，可激活软件定时中断。2.2引脚功能1011121314151617181920212223242526605958575655545352515049484746454498765432168676665646362612728293031323334353637383940414243P2.0/TXDP2.1/RXDHSI.0HSI.1HSI.2/HSO.4HSI.3/HSO.5HSO.0HSO.1HSO.2HSO.3P4.0/AD8P4.1/AD9P4.2/AD10P4.3/AD11P4.4/AD12P4.5/AD13P4.6/AD14P4.7/AD15P3.0/AD0P3.1/AD1P3.2/AD2P3.3/AD3P3.4/AD4P3.5/AD5P3.6/AD6P3.7/AD7XTAL2NMIREADYVPDP0.0/ACH0P0.1/ACH1P0.2/ACH2P0.3/ACH3P0.4/ACH4P0.5/ACH5P0.6/ACH6P0.7/ACH7P2.2/EXINTP2.3/T2CLKP2.4/T2RSTP2.5/PWMP2.6P2.7XTAL1P1.0P1.1P1.2P1.3P1.4VREFVppANGNDCLKOUTINSTVssVssVccBUSWIDTHMCS-9668-PINPLCCRDALE/ADVEARESETP1.5/BREQP1.6/HLDAP1.7/HOLDWRL/WRBHE/WRH开始VCC(1)：主电源电压（+5V）VSS(36,68)：数字地，两个VSS都必须接地。VREF(13)：A/D转换器参考电压（+5V），该引脚同时向A/D转换器的模拟部分和P0口供电。只要使用P0.0~P0.7或ACH0~ACH7，VREF引脚必须连接标准+5V。ANGND(12)：A/D转换器的参考地，应与VSS保持同电位。VPD(14)：RAM的备用电源电压（+5V）。在正常工作期间此电压也必须存在。在掉电情况下，如果在VCC下降到规定值以前触发RESET信号，则寄存器阵列高端的16字节内容将被保留。在掉电期间，RESET引脚应始终保持低电平，直至VCC上升到规定值范围内和晶振工作稳定为止。VPP(37)：带EPROM芯片的编程电压。编程时，该引脚接+12.75V，否则接+5V。XTAL1(67)：片内振荡器的反向器以及内部时钟发生器的输入端，用于连接外部晶体。开始XTAL2(66)：振荡器的反向器输出端，用于连接外部晶体。RESET(16)：复位输入端。复位时该引脚至少应保持两个状态周期的低电平，随后一个由低到高的跳变使时钟同步，并开始一个10个状态周期的复位序列。此期间PSW清零，2018H单元的内容被装载到芯片配置寄存器CCR中，再跳转到2080H单元执行程序指令。该引脚内部有一个上拉电阻，在正常工作时接高电平。BUSWIDTH(64)：总线宽度选择输入端。若CCR.1为1，则总线宽度取决于BUSWIDTH的逻辑值，若BUSWIDTH=1，选择16位总线，否则选择8位总线。若CCR.1为0，则总线宽度为8位。NMI(3)：非屏蔽中断输入端。当此引脚有正跳变时，清除监视定时器，并形成一个指向外部存储器0000H单元的中断向量。开始INST(63)：在读外部存储器期间，此引脚若输出高电平则表示取指令读操作。在整个总线周期内INST均有效。EA(2)：存储器选择输入端。EA=1时，若CPU寻址存储器2000H~3FFFH，则访问的是片内ROM/EPROM；EA=0时，则访问的是片外存储器。此引脚内有下拉作用，若无外部驱动，它保持低电平，EA在复位时被锁存。ALE/ADV(62)：地址锁存允许(ALE)或地址有效输出(ADV)，由CCR确定。两者都提供一个锁存信号，以便把地址从地址/数据总线中分离出来。当选择ALE功能，当总线上传送地址信息（16位）时，该引脚立即为高电平，并且在下降沿将地址信息锁存在外部锁存器中，当选择ADV功能时，在总线周期结束时，此引脚变高。ADV可作外部存储器的片选信号。仅在外部存储器访问期间，ALE/ADV才有效。RD(61)：外部存储器读信号（输出）。开始WR/WRL(40)：写外部存储器（WR）或写外部存储器低字节（WRL）的输出信号，由CCR确定。选WR功能时，每次写外部存储器时，该引脚都输出低电平；选WRL时，仅当写外部存储器低字节时，才输出低电平。BHE/WRH(41)：总线高字节允许（BHE）或写外部存储器高字节（WRH）。当访问16位存储器时，如果（A0=0^BHE=1），则访问的是低字节；若（A0=1^BHE=0），则访问的是高字节；若（A0=1^BHE=1），则高低字节都访问。若选择WRH功能，当写外部存储器高字节时，该引脚输出低电平。HSI：高速输入单元的输入，共4个引脚（HSI.0~HSI.3）。其中HSI.2、HSI.3与HSO.4、HSO.5共用。HSO：高速输出单元的输出，6个引脚（HSO.0~HSO.5）。其中HSO.4、HSO.5与HSI.2、HSI.3共用。开始P0：8位高阻输入端口，可作为数字输入或片内A/D转换器的模拟输入端口。P1：8位准双向I/O端口。P2：8位多功能口，其中P2.0~P2.5为多功能引脚，P2.6和P2.7为准双向I/O引脚。P3、P4：具有漏极开路输出的8位双向端口，可作为多路转换的地址/数据复用总线，具有很强的内部上拉作用。READY(43)：准备就绪信号端，用以延长外部存储器访问周期，在与低速的外部芯片、动态存储器接口或总线共享等场合使用。总线周期延长可达1μs，在不使用外部存储器时，READY不起作用。通过设置CCR，可以在总线周期中插入若干等待周期。READY有一个内部弱上拉电平，在没有外部下拉电阻时，该引脚保持高电平。P2.0/TXD(18)：P2.0引脚，同时也是串行口发送端。P2.1/RXD(17)：P2.1引脚，同时也是串行口接收端。开始P2.2/EXTINT(15)：P2.2引脚，同时也是外中断申请端。P2.3/T2CLK(44)：P2.3引脚，同时也是定时器2的外部时钟输入端。P2.4/T2RST(42)：P2.4引脚，同时也是定时器2的复位端。P2.5/PWM(39)：P2.5引脚，同时也是脉宽调制输出端。开始2.3中央处理器CPU总线控制器MUX存储器总线5位循环控制器/减量器第2操作数寄存器常数（0,1,2）主程序计数器/增量器高位字寄存器/移位器低位字寄存器/移位器程序状态字（PSW）RAMSFR寄存器阵列ABALUMUX位选择寄存器指令寄存器微代码机4字节队列从PC数据寄存器地址寄存器控制及状态信号PSW控制CPU总线D总线A总线中断控制器16位8位MCS-96单片机的CPU由寄存器算术逻辑单元（RALU）和寄存器阵列组成。开始特点：MCS-96单片机的RALU没有采用常规的累加器结构，而是直接面向所有寄存器（寄存器阵列和SFR）。优势：消除了累加器结构所存在的瓶颈效应，提高了CPU的数据交换和处理能力。可通过专用寄存器直接控制I/O端口，提高了数据吞吐能力。1.CPU总线CPU内部的一个控制器和两条总线将寄存器阵列和RALU连接起来。二条总线是8位地址总线(A-BUS)和16位数据总线(D-BUS)。D总线仅在RALU与寄存器阵列及SFR之间传送数据，A总线则用作上述数据传送的地址总线。当CPU通过控制器访问片内、外存储器时，A-BUS可作为多路复用的地址/数据总线。CPU无论是对片内、外存储器的访问都是通过控制器进行的。2.寄存器算术逻辑单元RALU功能：MCS-96的大多数运算都是由RALU完成的。构成：算术逻辑单元（ALU）、程序状态字（PSW）、程序计数器（PC）、循环计数器（LoopCounter）以及一组寄存器。ALU：用于执行运算，17位（最高位为符号位）。程序计数器：其计数值由独立的增量器修改，执行跳转指令时，需由ALU来处理。高位字寄存器：用于移位操作，或作为暂存寄存器。低位字寄存器：用于双字移位操作。6位循环计数器：在执行循环移位时，用于循环计数。第二操作数寄存器：用于存放双操作数指令（如加、减法）的第二个操作数。常数寄存器：将常数（0，1，2）存放在RALU中，可加快运算速度。程序状态字(PSW)：专用寄存器，用于保存程序运行所需的状态信息。开始3.寄存器阵列共232字节RAM单元，可按字节、字、双字存取。MCS-96单片机的RALU直接面向所有寄存器，任何存储器单元都可以被RALU使用，相当于CPU有232个累加器。存储器阵列的第一个字是专门留作堆栈指针使用，当涉及到堆栈操作时，它不能用来存储数据。访问寄存器阵列和SFR的地址由CPU控制，它们暂存在两个地址寄存器中。开始2.4存储器及系统总线扩展一、存储器空间MCS-96单片机采取片内数据存储器、片外程序存储器和片外数据存储器统一编址原则。MCS-96单片机的地址总线位16位，可寻址的存储器空间为64K字节。0000H～00FFH该区域是片内RAM的寻址范围，也可作为外存储器空间。片内RAM：由特殊功能寄存器和寄存器阵列两部分组成，只能存储数据，不能存放程序。外