计算机组成原理与系统结构 第二章PPT

2第2章计算机硬件基础半导体器件的开关特性2.1基本逻辑运算和基本门电路2.2组合逻辑电路实例2.3时序逻辑电路2.4本章小结计算机芯片的制造过程2.532.1半导体器件的开关特性二极管的开关特性一三极管的开关特性二MOS管的开关特性三40VrVr’ivBADVr’RF+-AKVr’RFB+-(a)近似等效0Vr’ivBA+-+AKVr’B-Vr’D(b)简化等效0ivDBA+-AKB-+(c)进一步简化等效图2－1二极管开关特性和等效电路一、二极管的开关特性5二、三极管的开关特性Vi(a)NPN硅三极管共发射极电路EIcIECIBBRBRcVccVCE=VOVBE(b)截止状态等效电路ECBRBRcVccVCE=VccIB＝0截止“关态”ECBRBRcVccVCE=VCES≈0.3VIBIBS饱和“开态”IcIEViVi(c)饱和状态等效电路图2－2三极管开关等效电路6(a)MOS管电路Vi＝VGSSDGRDVCCVO=VDS(b)截止状态等效电路SDGRDVDS≈VDD截止“关”态SDGRcVCCVDS=VDD·rDS/（RD+rDS)饱和“开”态rDSViVi(c)饱和状态等效电路图2－3MOS管开关等效电路VCC三、MOS管的开关特性72.2基本逻辑运算和基本门电路逻辑变量和逻辑表达式一逻辑门二逻辑函数的化简三逻辑代数的基本定律四8逻辑常量：逻辑常量只有两个，即0和1，用来表示两个对立的逻辑状态。逻辑变量：逻辑变量一般用字母、数字及其组合来表示，其取值只有两个，即0和1。在“正逻辑”的数字电路设计中，用低电平信号（如0.5V）表示逻辑0；用高电平信号（如3V）表示逻辑1。逻辑运算：对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。逻辑门（logicgates）：对逻辑常量和变量完成基本的逻辑运算的电路。二、逻辑门9逻辑函数：用于表达逻辑变量之间关系的代数式，使用与、或、非3种基本逻辑运算，可以构造出任何逻辑函数。逻辑代数：逻辑代数是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分析、简化数字电路的数学工具。在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有3种：逻辑代数式、真值表、电路图。真值表：将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。二、逻辑门10二、逻辑门1、双极型逻辑门3.9kΩD1D2ABL+5V0V图2－4二极管“与”门电路L0VGND3.9kΩD1D2AB图2－5二极管“或”门电路10kΩRBA5V0.3VT1kΩRCLVCC图2－6三极管“非”门电路+5VVCC11二、逻辑门2、单极型逻辑门FT1T2VDDT4T3ABVDDFT1T2T4T3ABViVoB2D2D1S2B1S1G1G2T1T2VDD图2－7CMOS非门图2－8CMOS与非门图2－9CMOS或非门12二、逻辑门3、其他类型的TTL门电路（1）集电极开路与非门（OC门）其输入输出逻辑关系为&000CDF2&000ABF1&000&000&000ABCDFFF1F2Vcc图2-10OC门实现的线与逻辑(b)线与逻辑电路(c)等效电路&000ABF(a)OC门符号13二、逻辑门3、其他类型的TTL门电路（2）三态门图2－11三态反相器ENB数据总线ENBENB……ENB1D0Dn…ENBENB……ENB2D0Dn…ENB图2－12三态缓冲器图2－13三态门与数据总线连接14二、逻辑门4、逻辑门的表示方式15二、逻辑门4、逻辑门的表示方式16基本的逻辑运算与运算（AND）或运算（OR）非运算（NOT）二、逻辑门4、逻辑门的表示方式所有逻辑运算都是按位操作的17与运算（AND）逻辑表达式：F＝AB＝A·B逻辑门电路符号：运算规则：有0就出0真值表：BFAABF00001010011118或运算（OR）逻辑表达式：F＝A＋B逻辑门电路符号：运算规则：有1就出1真值表：BFAABF00001110111119非运算（NOT）逻辑表达式：F＝A逻辑门电路符号：运算规则：取反真值表：AF0110FA203、其他逻辑运算除了3种基本的逻辑门电路外，还有4种常用的逻辑门，它们均可以由与或非门组合而成。与非门（NAND）或非门（NOR）异或门（XOR）同或门（XNOR）二、逻辑门4、逻辑门的表示方式21与非门（NAND）逻辑表达式：F＝AB＝A·B逻辑门电路符号：运算规则：有0就出1真值表：BFAABF00101110111022或非门（NOR）逻辑表达式：运算规则：有1就出0真值表：BFAABF001010100110F＝A＋B逻辑门电路符号：23异或门（XOR）逻辑表达式：运算规则：相异得1真值表：BFAABF000011101110逻辑门电路符号：F＝A⊕B＝AB＋AB24同或门（XNOR）逻辑表达式：运算规则：相同得1真值表：BFAABF001010100111F＝A⊙B＝AB＋AB逻辑门电路符号：25三、逻辑代数的基本定律26四、逻辑函数的化简在设计逻辑电路时，每个逻辑表达式是和一个逻辑电路相对应，因此必须将逻辑表达式进行化简，以减少实现它的电路所用元器件。逻辑函数化简有两种方法：代数化简法和卡诺图化简法。代数化简法:直接利用逻辑代数的基本公式和规则进行化简，要求熟练地掌握逻辑函数的公式，并经过多次训练才能进行快速化简。27四、逻辑函数的化简28(5)配项法有些函数很难直接用上述方法来化简，不妨利用互补律公式，先将某些项乘以，展开后再消去更多的项；也可以先适当加上一些多余项或无关项，然后再简化。配项的原则是：首先，增加的新项不会影响原始函数的逻辑关系；其次，新增加的项要有利于其他项的合并.代数化简法并没有统一的模式，要求对基本定律、公式、规则比较熟悉，并具有一定的技巧。一般来说，化简时要注意以下几点：尽可能先使用并项法、吸收法、消去法、取消法等简单方法进行化简，当这些方法不凑效时，再考虑使用配项法。如果原始函数不是“与或”式，需先将其转换成“与或”式，然后再化简。化简后得到的最简表达式不一定是唯一的，但它们中的“与”项个数及“与”项中的因子数都应该是最少的。四、逻辑函数的化简292.3组合逻辑电路实例组合逻辑电路设计方法一二进制加法器二译码器三算术逻辑运算单元ALU四数据选择器五30一、组合逻辑电路设计方法组合逻辑电路的特点：当输入信号变化时，输出信号也跟着变化。在计算机CPU设计中，组合电路通常被用来产生控制信号，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存储器等等的写入控制信号和数据选择信号。组合逻辑电路的设计步骤如下：分析该逻辑电路的逻辑要求；根据逻辑要求确定输入变量和输出变量；将输入输出关系表示成真值表；根据真值表写出输出函数的逻辑表达式，并化简；画出逻辑电路。31二、二进制加法器加法器是计算机基本运算部件之一。一位二进制全加器：输入变量：3个，即加数Xn、被加数Yn和低位来的进位Cn；输出变量：2个，即本位的和Sn、向高位的进位Cn＋1。一位全加器真值表XnYnCnFnCn＋1000001010011100101110111001010011001011132二、二进制加法器由真值表可的全加器输出Fn和进位输出Cn＋1的表达式为：Fn=XnYnCn+XnYnCn+XnYnCn+XnYnCnCn＋1=XnYnCn+XnYnCn+XnYnCn+XnYnCn化简可得：Fn=Xn⊕Yn⊕CnCn＋1=XnYn+（Xn＋Yn）Cn=XnYn+（Xn⊕Yn）Cn33一位全加器逻辑电路FnCnYnXnCn+1一位全加器逻辑框图FAFnCnYnXnCn+134四位二进制加法器由4个全加器串连构成行波进位加法器C1FA0F0C0Y0X0C2FA1F1Y1X1C3FA2F2Y2X2FA3F3Y3X3C4特点：位间进位是串行传送（称为行波进位），即本位全加和Fi必须等低位进位Ci来到后才能得到。缺点：加法时间与位数有关，速度较慢。35四位二进制并行进位加法器在4个全加器基础上进行改造，以便并行产生进位，构成并行进位加法器。FA3F3C3Y3X3C4FA2F2C2Y2X2FA1F1C1Y1X1FA0F0C0Y0X0四位并行进位电路X3~X0Y3~Y036特点：采用“并行进位法”或“超前进位产生电路”来同时形成各位的进位。优点：运算速度大大加快。上述4位并行进位加法器的逻辑框图：四位并行进位加法器X3~X0Y3~Y0F3~F0C0四位二进制并行进位加法器37三、算术逻辑运算单元ALUALU（Arithmetic&LogicUnit）：算术逻辑运算单元，计算机中可以进行逻辑运算和算术运算的部件。全加器：只能对输入数据进行加法运算。ALU的实现：在并行进位加法器的基础上，再加上一些逻辑电路和功能控制信号线，可形成多功能算术逻辑运算部件ALU。74LS181芯片：4位多功能ALU，内部集成了并行进位电路。5条功能选择线：S3S2S1S0和M16种算术运算：M＝1时，由S3S2S1S0来选择，Cn＝0有进位，Cn＝1无进位。16种逻辑运算：M＝0时，由S3S2S1S0来选择3874LS181ALU的构成将输入数据A和B经过函数发生器形成它们的不同组合（由功能选择线S3S2S1S0决定），再送入并行进位加法器进行加法运算，从而使得ALU能够实现各种的运算功能。X＝fS3S2S1S0（A，B）Y＝fS3S2S1S0（A，B）四位并行进位加法器X3~X0Y3~Y0F3~F0C0函数发生器A3~A0B3~B0S3~S0M39由74LS181构成16位ALU用4片74LS181→16位ALU74LS181片内：并行进位片间：串行进位。74LS181ⅠC4C0A3～A0B3～B0F3F2F1F074LS181ⅡA11～A8B11～B8F7F6F5F4C874LS181ⅢC12A11～A8B11～B8F11F10F9F874LS181ⅣC16A15～A12B15～B12F15F14F13F1240用4片74LS181+1片74LS182→16位ALU74LS181片内：并行进位；片间：并行进位。74LS18174LS18174LS18174LS181C16C0A15～A12B15～B12A11～A8B11～B8A11～A8B11～B8A3～A0B3～B0F15F14F13F12F11F10F9F8F7F6F5F4F3F2F1F074LS182Gn+3Pn+3C12Gn+2Pn+2Gn+1Pn+1Gn+0Pn+0C8C4GNPNGPGPGPGPC0①①①①①②②②③③③③由74LS181构成16位ALU41四、译码器译码器功能：把输入编码译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。特点：有n个输入变量，2n条输出变量（n－2n）；输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其余输出均为“1”（或为“0”）。常用的译码器芯片：74LS139：双2－4译码器（n＝2）74LS138：3－8译码器（n＝3）4274LS139内部集成了两个2－4译码器；功能表：“使能”控制端E：用来控制译码器是否工作，当E#端为“1”时，禁止译码器工作，此时译码器的所有输出线均为无效即“1”。输入输出EBAY0Y1Y2Y3HLLLLXLHLHXLLHHHLHHHHHLHHHHHLHHHHHLX：指可以取值1或者04374LS139按照真值表，四个输出的逻辑代数式为：ABEY2ABEY32－4译码器逻辑电路：Y0Y1Y2Y3EABABEY0ABEY14474LS1383输入8输出的译码器：3－8译码器；功能表：输入输出G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000