《数字逻辑》自测题

《数字逻辑》总复习测试题一、填空题（每空2分）1.（88.125）10=（）2=（）8=（）162.已知[x]补=10110011，求[x]原=，[x]反=，真值x=。5.完成下列代码转换（001010111110）2421（）10（）8421（）余3码（）格雷BCD3.已知[x]补=10000000，则真值x=。4.已知真值x=–10010，求8位字长时，[–x]原=、[–x]反=、[–x]补=。6.已知，则它的或与式为。BABA)B,A(F7.当采用奇校验时，若校验位是1，则信息码中应有个1。)C,B,A(FCABA)C,B,A('F9.已知则8.已知运用规则，求F’=，=。DBDCBAFF10.已知F=∑m3(0,1,4,5)，则)(MF)(mF)(MF333二.简答题（每题5分）1.已知F(a,b,c)=∏M(1,2,4,5)，G(a,b,c)=∑m(0,3,6,7)则F·G=∑m3()F+G=∏M3()F⊕G=。2.根据组合电路输入a、b和组合电路输出f的波形，列真值表并写出f(a,b)的逻辑表达式。abf3.画出“0110”（不可重）序列检测器的Mealy型原始状态图。abf5.根据给定的Moore型状态表画出状态图。XS(t)01ZACB0BCD0CDB0DBA1S(t+1)6.将下列Mealy型序列检测器的原始状态图补充完整。ABCD0/01/00/00/1输入/输出检测序列为。7.填写下列逻辑函数的卡诺图并求最简与或式和最简或与式。)13,8,6,4(d)15,10,7,5,2,0(m)D,C,B,A(FABCD00011110000111108.利用卡诺图判断下列逻辑函数对应的电路是否存在逻辑险象。CBABCDB)D,C,B,A(FABCD0001111000011110是否存在逻辑险象：。若存在逻辑险象，应添加的冗余项为。9.画出下列同步时序电路Q1Q0初态为00时的波形图并说明电路功能。QJCPKQJCPKQ0Q11CLKQ1Q0电路实现的逻辑功能为。10.填写下列同步时序电路的状态转换表。DQCPDQCPDQCPDQCP1Q3Q2Q1Q0CLKQ3~Q0(t)Q3~Q0(t+1)000011.用隐含表法化简给定的同步时序电路原始状态表，生成最小状态表。ABCDE01S(t)S(t+1)/z(t)x原始状态表A/0B/0A/0C/0D/1C/0D/1E/1D/1E/112.已知某组合电路的输出表达式为，用VerilogHDL的数据流描述方式建模。cbba)c,b,a(F13.已知逻辑函数F、G的卡诺图，填写Y=F⊕G的卡诺图，并求Y的最简与非式。ABC00011110011dd10110ABC000111100101011d10ABC0001111001FGY=F⊕GY最简与非式=14.用卡诺图法判断下列电路是否存在逻辑险象。≥1F&&&DCBCBADAABCD0001111000011110有逻辑险象？。15.根据给定的波形，画出高有效使能D锁存器和上升沿D触发器初态均为0时的输出波形。EN/CPDQD锁存器QD触发器16.画出具有循环进位的余3码加1计数器的Moore型状态图。0Y6Y7Y1Y2Y3Y4Y5Y1GB2GA2GCBA0Y/6Y/7Y/1Y/2Y/3Y/4Y/5Y/≥1&A2A1A0A7A3A5A6A417.由74LS138译码器及逻辑门构成的组合逻辑电路如下，其中输入信号A7~A0为地址变量。试填写表格。A7A6A5A4A3A2A1A016进制/Y0有效时/Y1有效时/Y4有效时/Y6有效时/Y7有效时三、综合分析题（每题8分）1.分析74LS138译码器和逻辑门构成的逻辑电路的功能。（1）写出F（X,Y,Z）和G（X,Y,Z）的逻辑表达式；（2）给出真值表；（3）分析电路功能。CBAG1G2G3001XYZY0Y1Y2Y3Y4Y5Y6Y7&&FG2.分析数据选择器74LS151构成的逻辑电路功能。（1）写出逻辑表达式；（2）说明电路功能；（3）用VerilogHDL描述电路功能。x3x2x1end0d1d2d3d4d5d6d7yFABC0100000013.分析图示电路实现的逻辑功能，并建立实现该功能的VerilogHDL模型。A3A2A1A0B3B2B1B0S3S2S1S0CI0CO4Y3Y2Y1Y08421码X3X2X1X0000W74LS283≥1&X3X2X1X2X04.分析给定组合电路。（1）写出输出表达式；（2）列真值表并说明电路的综合功能；（3）建VerilogHDL模型。1=1=1&≥1x3x2x1s2s15.分析电路，填写表格，建VerilogHDL模型。y½74LS153x1x0end0d1d2d3F≥1=1s1s0001ababs1s0F6.状态图如（a）所示，请将次态/输出填在（b）表中。若状态分配方案为：A、B、C、D分别对应Q1Q0的取值00、01、10、11，请将分配后的编码填在（c）表中。当X=0时，它的功能是，当X=1时，它的功能是。ABCD00/00/00/10/11/11/11/01/DCBA10X)(tY)()(/t1tZY1011010010X01QQ)()()(/t1t01t1ZQQ)(a)(b)(cX/Z7.分析图示同步时序电路。（10分）（1）写出激励方程和输出方程；（2）作激励/状态转换表；（3）画初态Q1Q0=00时，输入x为00001111时，Q1、Q0、Z的波形图。（4）说明电路功能。JQ0CPKJQ1CPK&&XCLKZCLKXQ1Q0ZXQ1Q0J1K1J0K0Q1(t+1)Q0(t+1)Z8.画出图示同步时序电路初态Q3Q2Q1=001时的状态转换图，分析自启动特性。建立可自启动的VerilogHDL模型。DQCPDQCPDQCPQ3Q2Q1CLK9.分析74LS163构成的电路功能。（1）画出上电清0后，电路的状态转换序列；（2）说明电路功能。74LS163CLKCLRLDENTENPQAAQBBQCCQDDRCO1CPQ0Q1Q2Q30&74LS163CLKCLRLDENTENPQAAQBBQCCQDDRCO1CP=1B0B1B2B3=1=1G0G1G2G310.分析启动清零后B3B2B1B0的状态转换序列，列表分析电路功能。B3B2B1B0G3G2G1G074LS163CLKCLRLDENTENPQAAQBBQCCQDDRCO1CP清零01F11.分析图示电路的逻辑功能，并画出F的波形图。CP/CLRF12.分析图示电路，写出启动清玲后电路的状态转换序列，说明功能并建立VerilogHDL模型。S1S0RinABCDLinCLKCLRQAQBQCQD111110CP/CLR74LS19413.根据状态图建立状态转换表，说明电路功能并建立VerilogHDL模型。0000/01111/11110/01011/00100/00001/01101/00010/00011/01100/0Q3~Q0(t)Q3~Q0(t+1)Z四、设计题1.根据给定电路，建立其VerilogHDL门及描述模型。（10分）=1=1&=1≥1≥1F3F2F1ABCD2.用VerilogHDL描述满足下列要求的3—8译码器：（10分）（1）一个低有效使能端；（2）译码输出高有效。3.用VerilogHDL描述一个高有效使能的8位四选一。要求先画出模块框图，再进行描述。（8分）4.用VerilogHDL描述一个代码转换电路，要求如下：（8分）（1）电路输入为8421码，电路输出为2421码；（2）电路具有一个高有效使能端；（3）电路有一个输出标志，当使能无效或输入伪码时，该标志为1；否则为0。5.用VerilogHDL描述一个8位数据并行传输时，符合奇校验约定的校验位发生器。（5分）6.用VerilogHDL描述一个具有低有效异步置位、异步清零的上升沿JK触发器。（6分）7.用VerilogHDL描述一个具有高有效同步置位、同步清零的下升沿D触发器。（5分）8.用VerilogHDL描述一个满足下列要求的计数器。（10分）（1）下降沿（0~47）10加1计数；（2）电路具有一个低有效的异步清零端；（3）电路具有一个高有效的计数使能端；（4）电路具有一个高有效的循环进位（RCO）输出端。9.用VerilogHDL描述一个余3码可逆计数器。当x=0时，加1计数；当x=1时，减1计数。（8分）10.用VerilogHDL描述一个左移循环一个“0”的4位环形计数器。要求先画出能自启动的状态图，再进行描述。（10分）11.用VerilogHDL描述一个4位右移扭环形计数器。要求先画出能自启动的状态图，再进行描述。（10分）12.画出“011”序列检测器的原始状态图，再用VerilogHDL建模。（10分）13.建立8421码转换成余3码的真值表，写出4个表达式，建立VerilogHDL数据流模型。（10分）15.设计一个串行输入，8位受控输出的右移移位寄存器。（10分）下列三种设计方法任选一种。方法一：用上升沿D触发器和逻辑门设计，画出电路图；方法二：用74LS194和逻辑门设计，画出电路图；方法三：用VerilogHDL描述。14.用VerilogHDL描述一个4—2优先权编码器。（8分）（1）电路具有一个低有效使能端；（2）电路具有一个编码输出有效标志。