数字电子技术基础课-阎石-第五版第五、六章期末复习题

第五章-第六章习题习题一1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为。（A）SR=00（B）SR=01（C）SR=10（D）SR=112、有一个T触发器，在T=1时，加上时钟脉冲，则触发器。（A）保持原态（B）置0（C）置1（D）翻转3、假设JK触发器的现态Qn=0，要求Qn+1=0，则应使。（A）J=×，K=0（B）J=0，K=×（C）J=1，K=×（D）J=K=14、电路如图5.1所示。实现Qn+1=Qn的电路是。（A）（B）（C）（D）图5.15、米里型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关6、穆尔型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关7、用n个触发器组成计数器，其最大计数模为。（A）n（B）2n（C）n2（D）2n8、四位移位寄存器，现态为1100，经左移一位后其次态为。（A）0011或1011（B）1000或1001（C）1011或1110（D）0011或11119、下列电路中，不属于时序逻辑电路的是。（A）计数器（B）全加器（C）寄存器（D）分频器10、一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011（B）01100（C）01010（D）0011111、图5.2所示为某时序电路的时序图，由此可知该时序电路具有的功能。（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器图5.2习题二5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态。（2）构成一异步n2进制加法计数器需要个触发器，一般将每个触发器接成型触发器。相连，高位触发器的CP端与相连。（3）一个4位移位寄存器，经过个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过个时钟脉冲CP后可串行输出4位数码。（4）要组成模15计数器，至少需要采用个触发器。5-2判断题（1）异步时序电路的各级触发器类型不同。（）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（）（4）计数器的模是指构成计数器的触发器的个数。（）5-3单项选择题（1）下列电路中，不属于组合逻辑电路的是（）。A.编码器B.译码器C.数据选择器D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者()。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有()。A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。A.10μSB.80μSC.100μSD.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（）个触发器。A.10B.15C.32D.32768（7）一位8421BCD码计数器至少需要（）个触发器。A.3B.4C.5D.105-4已知图5-62所示单向移位寄存器的CP及输入波形如图所示，试画出0Q、1Q、2Q、3Q波形（设各触发初态均为0）。图5-62题5-4图5-5图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，70~QQ依次变为高电平。试分析其工作原理，并画出70~QQ的输出波形。图5-63题5-5图5-6试分析图5-64所示电路的逻辑功能，并画出0Q、1Q、2Q的波形。设各触发器的初始状态均为0。图5-64题5-6图5-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。JKQQCPJKQQCPJKQQCP012CPFFFFFFGG01122&&图5-65题5-75-8试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-66题5-85-9试分析图5-67所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-67题5-95-10试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路逻辑功能。设各触发器的初始状态均为0。图5-68题5-105-11试分析图5-69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为0。图5-69题5-115-12试用负边沿JK触发器和最少的门电路，实现图图5-70所示的1Z和2Z输出波形。图5-70题5-125-13已知电路如图5-71所示，设触发器初态为0，试画出各触发器输出端0Q、1Q和2Q的波形。JKQQCPDQQCPTQQCPR1CPFFFFFF210图5-71题5-135-14已知电路如图5-72所示，设触发器初态为0，试画出在连续7个时钟脉冲CP作用下输出端0Q、1Q、2Q和Z的波形，分析输出Z与时钟脉冲CP的关系。图5-72题5-145-15图5-73是由两个4位左移寄存器A、B、“与门”C和JK触发器DF组成，A寄存器的初始状态为10100123QQQQ，B寄存器的初始状态为10110123QQQQ，DF的初态0DQ，试画出在CP作用下图中3AQ、3BQ、CY、DQ的波形。JK&Q3D0AQCPQ3D0BCPCYFDC图5-73题5-155-16试分析如图5-74所示逻辑图，构成模几的计数分频电路。DQQCPSCP9BCP0174HC290QR123QQQS9AR0A0B01&CPG图5-74题5-165-17试用集成中规模4位二进制计数器74HC161采用复位法（异步清除）及置数法（同步置数）分别设计模M=12的计数分频电路。5-18由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y与CP之频比），当CP的频率为20kHz，Y的频率为多少？图5-75题5-185-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行-并行变换电路的工作过程。图5-76题5-195-20某程序控制机床分9步循环工作，请用CD4017为该机床设计一个9步循环控制器（即CD4017的九个输出端80~YY依此出现高电平）。