您好,欢迎访问三七文档
当前位置:首页 > 临时分类 > 任意进制计数器的构成以及时序逻辑电路设计
数字电子技术基础阎石主编(第五版)信息科学与工程学院基础部1四、任意进制计数器的构成方法若已有N进制计数器(如74LS161),现在要实现M进制计数器6.3.2计数器N进制M进制NMNM任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现,即用组合电路产生复位、置位信号得到任意进制计数器。【】内容回顾21.MN的情况在N进制计数器的顺序计数过程中,若设法使之跳过(N-M)个状态,就可以得到M进制计数器了,其方法有置零法(复位法)和置数法(置位法)。6.3.2计数器置数法置零法【】内容回顾3a.置零法:置零法适用于有置零(有异步和同步)输入端的计数器,如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162,其工作原理示意图如图所示。6.3.2计数器异步清零暂态【】内容回顾4a.置零法(复位法)基本思想是:计数器从全0状态S0开始计数,计满M个状态后产生清零信号,使计数器恢复到初态S0,然后再重复上述过程。异步清零SM状态进行译码产生置零信号并反馈到异步清零端(),使计数器立即返回S0状态。SM状态只在极短的瞬间出现,通常称它为“过渡态”。DR暂态10ns左右【】内容回顾5异步复位法(异步置零)适用于异步清0的集成计数器,当满足清0条件时,立即清0。①计数到M时,清0,②写SM=()2,全部Q为1的端相与非→DR利用异步复位端,跳过多余状态,实现任意进制计数。DR【】内容回顾6【例】用74160实现7进制计数器。置零法,M=7,在SM=S7=0111处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(012QQQRD7【例】用74161实现12进制计数器。置零法,M=12,在SM=S12=1100处反馈清零。CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3)(23QQRD8注:由于清零信号随着计数器被清零而立即消失,其持续的时间很短,有时触发器可能来不及动作(复位),清零信号已经过时,导致电路误动作,故置零法的电路工作可靠性低。为了改善电路的性能,在清零信号产生端和清零信号输入端之间接一基本RS触发器,如图所示。6.3.2计数器010110000019b.置数法:有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数,74LS191(190)为异步预置数。置数法的原理是通过给计数器重复置入某个数值的方法跳过(N-M)个状态,从而获得M进制计数器的。6.3.2计数器利用端重复置入某个数值,跳过多余状态(N-M个),实现任意进制计数。DL106.3.2计数器置数法的应用可以分三种情况:(现有N进制计数器,构成M进制)取前M种状态取前M种状态置零取0000——(M-1)2个状态(以具有同步预置数端的集成计数器为例)DL11【例】用74160实现7进制计数器(置数法)。(1)置数法(取前M种状态),CLK计数输入1进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(12QQDL00000SM=7,在SM-1=S6=0110处反馈置零。126.3.2计数器置数法的应用可以分三种情况:(现有N进制计数器,构成M进制)取前M种状态取后M种状态取后M种状态取(N-M)2——(N-1)2个状态。可采用进位输出端置最小数(N-M)2法(以具有同步预置数端的集成计数器为例)DL13【例】用74160实现7进制计数器(置数法)。(2)置数法(取后M种状态),CLK计数输入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(CDLM=7,在进位输出端处反馈置最小数数SN-M=S10-7=S3=00111146.3.2计数器置数法的应用可以分三种情况:(现有N进制计数器,构成M进制)取前M种状态取中间M种状态取后M种状态取中间M种状态取(i)2——(i+M-1)2共M个状态(以具有同步预置数端的集成计数器为例)DL15①选定循环初态Si,确定i,写i=()2,→D3D2D1D0②判定循环末态Si+M-1③写i+M-1=()2,将Si+M-1全部Q为1的端相与非→DL同步预置数法:16【例】用74161实现12进制计数器。(2)置数法(i=1),CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300011S)(23QQDLM=12,在SM+i-1=S12=1100处反馈置1。17【例】用74161实现12进制计数器。(2’)置数法(i=3),CLK计数输入11进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300113S)(123QQQDLM=12,在SM+i-1=S14=1110处反馈置1。18【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。进制计数器为时,10,)(003QQDLA6.3.2计数器解:置位信号为)(DL01303QQAQQQAY预置数为D3D2D1D0=0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161&111AY进位输出CLK进制计数器为时,12,)(1013QQQDLA19小结基本要求:1.掌握74160、74161各管脚的功能;2.掌握用74160、74161实现不同进制的方法。作业:P349思考题和习题6-12题、6-13题、6-14题、6-16题20(1)M=M1•M2,即M分解为M1×M2,可采用串行进位方式/并行进位方式。(以两片级联为例)串行进位方式:以低位片的进位输出信号作为高位片的时钟输入信号。两片始终同时处于计数状态.并行进位方式:以低位片的进位输出信号作为高位片的控制信号(使能),两片的CLK同时接计数输入。整体清0方式整体置数方式串行进位方式并行进位方式如果要求实现的进制M超过单片计数器的计数范围时,必须将多片计数器级联,才能实现M进制计数器。2.MN的情况21(2)当M为素数时,不能分解为M1和M2,采用整体清0/整体置数方式。首先将两片N进制计数器按串行进位方式或并行进位方式联成N×NM进制计数器,再按照MN的置零法和置数法构成M进制计数器。此方法适合任何M进制(可分解和不可分解)计数器的构成。22【例】用74160实现100进制计数器。(1)并行进位,M=100=10*10。CLK计数输入进位输出111C1234561112131415161778910Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D323【例】用74160实现100进制计数器。(2)串行进位,M=100=10*10。CLK计数输入?思考:为什么进位端要加一个反相器?不加会有什么结果?111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3124CLK123456111213141516177891018192021C为什么进位端要加一个反相器?不加会有什么结果?C25【例】用74160实现24进制计数器。整体置零法进位输出COM=24,在SM=S24=00100100处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31126CLKCO1234561819202122232427【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=24,在Si+M-1=S23=00100011处反馈置零。28【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=2,M=24,在Si+M-1=S25=00100101处反馈置零。129【例】用74160实现63进制计数器。整体置零法进位输出M=63,在SM=S63=01100011处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31130【例】用74160实现63进制计数器。整体置数法进位输出CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=63,在Si+M-1=S62=01100010处反馈置零。31【例】用74160实现63进制计数器。整体置数法进位输出CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=6,M=63,在Si+M-1=S68=01101000处反馈置零。132【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解:用整体法先将两片74LS161构成256进制(16×16进制),该256进制计数器实际为二进制计数器(28),6.3.2计数器注意!故若由74LS161构成53进制计数器,先要将53化成二进制数码,再根据整体置数法或整体置零法实现53进制。33253余1K0262余0K1132余1K262余0K332余1K41转换过程:(53)D=()B例:110101商为02余1K4034【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解:若由74LS161构成53进制计数器,其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器(53)D=(110101)B=(00110101)B(1)整体置零法实现53进制。(M=53)BDSR)(010100115335利用整体置零法由74LS161构成53进制加法计数器如图所示。实现从00000000到00110100的53进制计数器十进制数53对应的二进制数为0011010110101100BDSR)(010100115336【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解:若由74LS161构成53进制计数器,其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器(53)D=(110101)B=(00110101)B(2)整体置数法实现53进制。(M=53)作为初态选定00000000)1(0SB5201000011)(SDL37利用整体置数法由74LS161构成53进制加法计数器如图所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲1由74LS161构成的53进制加法计数器实现从00000000到00110100的53进制计数器十进制数53对应的二进制数为0011010100101100B5201000011)(SDL38【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。解:若由74LS161构成53进制计数器,其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码6.3.2计数器(53)D=(110101)B=(00110101)B(2)整体置数法实现53进制。(M=53)作为初态选定00100
本文标题:任意进制计数器的构成以及时序逻辑电路设计
链接地址:https://www.777doc.com/doc-3854266 .html