11第十一讲DRAM存储器

DRAM存储器与高性能存储器第3章存储系统2教学内容DRAM存储器高性能存储器3教学要求掌握DRAM存储器的读写过程和刷新过程的原理。理解各个周期的特点，并能绘制图。理解EDRAM芯片的组成和工作原理。掌握内存条的功能和存储地址的分配。4教学重点DRAM的读写，刷新功能。内存的读写工作过程。8一DRAM存储最小单元9DRAM存储元的记忆原理1、MOS管作为开关使用，信息由电容器上的电荷量体现——电容器充满电荷代表存储了1；电容器放电没有电荷代表存储了03、写0——输出缓冲器和刷新缓冲器关闭；输入缓冲器打开，输入数据DIN=0送到存储元位线上；行选线为高，打开MOS管，电容上的电荷通过MOS管和位线放电5、读出1后存储位元重写1(1的读出是破坏性的)——输入缓冲器关闭，刷新缓冲器和输出缓冲器/读放打开，DOUT=1经刷新缓冲器送到位线上，再经MOS管写到电容上4、读出1——输入缓冲器和刷新缓冲器关闭；输出缓冲器/读放打开(R/W为高)；行选线为高，打开MOS管，电容上存储的1送到位线上，通过输出缓冲器/读出放大器发送到DOUT，即DOUT=12、写1——输出缓冲器和刷新缓冲器关闭；输入缓冲器打开(R/W为低)，DIN=1送到存储元位线上；行选线为高，打开MOS管，位线上的高电平给电容器充电10二DRAM芯片的结构11２芯片的外观13小结DRAM与SRAM最大的不同是DRAM的刷新操作，最小刷新周期与介质相关。有控制信号，而没有片选信号。扩展时用信号代替信号。地址线引脚只引出一半，因此内部有两个锁存器，行地址选通信号和列地址选通信号在时间上错开进行复用。WECSRASCS14实例例1：某一动态RAM芯片，容量为64K×1，除电源线，接地线和刷新线外，该芯片最小引脚数目为多少？15三DRAM的周期读周期：行地址和列地址要在行选通信号与列选通信号之前有效，并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁存器。写周期：写命令信号必须在选通信号有效前有效。16三DRAM的周期刷新周期：刷新时，行选通信号有效，列选通信号无效。且刷新地址必须在行选通信号有效前有效，并保持一段时间。刷新周期：典型值2ms、8ms16ms；某些器件可大于100ms17有关DRAM的刷新刷新操作与读操作的类似，但不同。刷新仅给栅极电容补充电荷，不需要信息输出。刷新时整个存储器所有芯片一起刷新。无论刷新是由控制逻辑产生地址逐行循环刷新，还是芯片内部自动刷新，都不依赖于外部的访问，对CPU是透明的。18四刷新方式分类集中式刷新分散式刷新背景某个存储器结构为10241024的存储矩阵。读/写周期为TC=0.5μs，刷新周期为8ms集中刷新方式集中式刷新：将一个刷新周期分为两部分——前一段时间进行正常读/写；后一段时间作为集中刷新时间•优点：对存储器的平均读/写时间影响不大，适用于高速存储器•缺点：在集中刷新时间内不能进行存取访问——死时间读/写/保持刷新tctc012149750110238ms集中刷新方式8ms分成16000个TC(=0.5μs)，只需1024个TC进行刷新分散刷新方式分散式刷新：前先用刷新的行数对刷新周期进行分割，再将分割好的时间分为两部分——前段时间用于读/写，后一小段时间用于刷新读/写7.8μs8ms刷新读/写7.8μs刷新异步刷新方式将8ms分割成1024个时间段，每段时间为8ms/1024=7.8125μs(取7.8μs)，每隔7.8μs刷新一行，8ms内完成对所有1024行的一次刷新21四刷新方式例3：有一个16K×16的存储器，用1K×4位的DRAM芯片(内部结构与2114SRAM一致)构成，设读/写周期为0.1us,如单元刷新间隔不超过2ms，问：若采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？22五标准的刷新操作控制方式只用信号刷新，信号无动作，这种方法消耗的电流小，但是需要外部刷新地址计数器。在之前刷新，利用DRAM器件内部具有的刷新地址计数器来产生。RASCASCASRAS26二存储器容量的扩展字扩展位扩展字位扩展271位扩展通过扩大字长，增加容量。使用8K×1的RAM芯片组成8K×8的存储器。位扩展只加大了字长，地址线个数前后不变，数据线增加了。282字扩展通过增加单位数，增加容量，即字向扩充。使用16K×8的芯片组成64K×8的存储器。字扩展加大了字数，数据线，低地址线个数前后不变，但增加高地址线293字位扩展法一个存储器的容量为M×N位，若使用L×k位的芯片，需要在字向和位向同时扩展，此时共需要(M/L)×(N/K)个芯片。30综合例子例1：若某RAM芯片，其存储容量为16K×8位，问：该芯片引出线的最小数目应为多少？存储芯片的地址范围是多少？31综合例子例2：模块化存储器的设计，已知某8位机主存采用半导体存储器，地址码为18位，若用4K×4位的RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式.问：⑴若每个模块条为32K×8位，共需几个模块条？⑵每个模块条内有多少片RAM芯片？⑶主存共需多少芯片？CPU如何选择各模块条？32综合例子例3：用8K×8位的ROM芯片和8K×4的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H－7FFFH,ROM的地址为C000H-FFFFH，画出此存储器组成的结构图及与CPU连接图。类型——SD、DDR、DDR2、DDR3封装——有30脚、72脚、100脚、144脚、168脚、184脚、240脚(DDR2、DDR3)30脚——8位数据线，容量256KB～32MB72脚——32位数据总线100脚以上——既用于32位又用于64位数据总线，容量4MB～512MBDDR3单条容量可达32GB存储器容量的扩充实例34三高级DRAM芯片静态存储器和动态存储器相比:１信息保存性２昂贵与否３适用范围４外部控制电路35１FPM-DRAM(程序局部性原理)早期的一种DRAM方式基于程序局部性原理先确定行地址,再确定列地址页是由一个行地址和该行中所有列地址确定的存储单元的组合.被EDO-DRAM取代,目前被SDRAM取代362CDRAM1M×4位的EDRAM芯片框图地址线11位块操作37说明：以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。38说明CDRAM结构的优点：●在SRAM读出期间可同时对DRAM阵列进行刷新。●芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。433SDRAM-synchronousDRAM优点:与系统时钟信号同步省去了ＣＰＵ与内存进行握手的控制信号,而是由ＣＰＵ告诉内存芯片需要进行几个时钟周期,然后启动访问.提高处理器与内存之间数据传输速度.44小结主要掌握DRAM芯片读写，刷新的工作过程，能计算相应的引线。刷新方式的图，并能进行相关的计算。EDRAM的特点及其优点。理解内存条的构成，以及字节允许线的功能。