硬件调试方法

硬件调试方法2提纲13245硬件系统的调试67第四章嵌入式硬件平台设计S3C2410X概述嵌入式系统体系结构设计S3C44B0X概述印刷电路板的设计系统的硬件选型及电路设计3嵌入式系统的软硬件框架嵌入式系统体系结构设计嵌入式微处理器SDRAMROMI/OA/DD/A人机交互接口通用接口实时操作系统(RTOS)图形用户接口BSP/HAL板极支持包/硬件抽象层文件系统应用程序嵌入式系统硬件层OS层驱动层应用层软件硬件串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II等4嵌入式系统的开发步骤嵌入式系统体系结构设计体系结构设计系统需求分析:规格说明书机械/结构设计硬件设计软件设计系统集成系统测试产品5嵌入式系统的开发步骤系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。嵌入式系统体系结构设计体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。6嵌入式系统的开发步骤嵌入式系统体系结构设计硬件/软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。7JX44B0系列教学系统的硬件组成嵌入式系统体系结构设计本章将以武汉创维特公司生产的JX44B0教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。S3C44B0X4MBFlash(BIOS)USB接口RS-232接口JTAG调试端口LCD显示及触摸屏键盘接口以太网接口音频接口基于ARM7TDMI的32位微处理器SamsungS3C44B0X4MBFlash(BIOS)USB接口RS-232接口JTAG调试端口LCD显示及触摸屏以太网接口音频接口8MBSDRAM系统内存8S3C44B0X内部结构图S3C44B0X概述9S3C44B0X片上资源S3C44B0X概述ARM7TDMI核、工作频率66MHz；8KBCache，外部存储器控制器；LCD控制器；4个DMA通道；2通道UART、1个多主I2C总线控制器、1个IIS总线控制器；5通道PWM定时器及一个内部定时器；71个通用I/O口；8个外部中断源；8通道10位ADC；实时时钟等。10S3C44B0X特性S3C44B0X概述内核:2.5VI/O:3.0V到3.6V最高为66MHz160LQFP/160FBGA11S3C44B0X的引脚分布图S3C44B0X概述12S3C44B0X的引脚信号描述－总线控制信号S3C44B0X概述13S3C44B0X的引脚信号描述－DRAM/SDRAM/SRAMS3C44B0X概述输入14S3C44B0X的引脚信号描述－LCD控制信号S3C44B0X概述15S3C44B0X的引脚信号描述－TIMER/PWM控制信号S3C44B0X概述16S3C44B0X的引脚信号描述－中断控制信号S3C44B0X概述17S3C44B0X的引脚信号描述－DMA控制信号S3C44B0X概述18S3C44B0X的引脚信号描述－UART控制信号S3C44B0X概述19S3C44B0X的引脚信号描述－IIC-BUS控制信号S3C44B0X概述20S3C44B0X的引脚信号描述－IIS-BUS控制信号S3C44B0X概述21S3C44B0X的引脚信号描述－SIO控制信号S3C44B0X概述22S3C44B0X的引脚信号描述－ADCS3C44B0X概述23S3C44B0X的引脚信号描述－GPIOS3C44B0X概述24S3C44B0X的引脚信号描述－复位和时钟信号S3C44B0X概述25S3C44B0X的引脚信号描述－JTAG测试逻辑S3C44B0X概述26S3C44B0X的引脚信号描述－电源S3C44B0X概述27S3C44B0X的存储器映射S3C44B0X概述SROM为ROM或SRAM特殊功能寄存器28S3C44B0X芯片及引脚分析系统的硬件选型及电路设计S3C44B0X共有160只引脚，采用QFP封装具有大量的电源和接地引脚，以及地址总线、数据总线和通用I/O口，以及其他的专用模块如UART、IIC等接口在硬件系统的设计中，应当注意芯片引脚的类型，S3C44B0X的引脚主要分为三类，即：输入（I）、输出（O）、输入/输出（I/O）输出类型的引脚主要用于S3C44B0X对外设的控制或通信，由S3C44B0X主动发出，这些引脚的连接不会对S3C44B0X自身的运行有太大的影响输入/输出类型的引脚主要是S3C44B0X与外设的双向数据传输通道29S3C2410X内部结构图S3C2410X概述30S3C2410X片上资源S3C2410X概述55个中断源，24个外部中断口；16KB指令Cache，16KB数据Cache；4通道16bit带PWM的定时器及1通道16bit内部定时器；3通道UART、1个多主I2C总线控制器、1个IIS总线控制器，一个SPI接口；4个DMA控制器，8通道10位ADC；实时时钟等。存储器控制器，支持NANDFLASH启动，4BK用于启动的内部缓存区；两个USB主、一个USB从；支持SD卡/MMC卡；LCD控制器，支持黑白、STN、TFT显示器；触摸屏接口支持；31S3C2410X特性S3C2410X概述最高为203MHz272脚的FBGA封装内核:1.8VI/O:3.3V32S3C2410X的引脚分布图S3C2410X概述33电源电路设计－DC-DC转换芯片系统的硬件选型及电路设计有很多DC-DC转换器可完成到3.3V的转换，如LinearTechnology的LT108X系列。常见的型号和对应的电流输出如下：LT10837.5ALT10845ALT10853ALT10861.5A有很多DC-DC转换器可完成到2.5V的转换，常用的如LinearTechnology的LT1761。34电源电路设计－3.3V系统的硬件选型及电路设计需要使用3.3V的直流稳压电源，系统电源电路如下图所示：DC7.5V2A直流电源整流、定向拨动开关DC-DC转换芯片LT1086滤波电路35电源电路设计－2.5V系统的硬件选型及电路设计需要使用2.5V的直流稳压电源，系统电源电路如下图所示：滤波电路DC3.3V36晶振电路设计系统的硬件选型及电路设计晶振电路用于向CPU及其他电路提供工作时钟。在该系统中，S3C44B0X使用无源晶振，晶振的接法如下图所示：系统时钟PLL的滤波电容(700pF左右)系统时钟晶体电路的输入信号系统时钟晶体电路的输出信号37晶振电路设计系统的硬件选型及电路设计根据S3C44B0X的最高工作频率以及PLL电路的工作方式，选择10MHz的无源晶振，10MHz的晶振频率经过S3C44B0X片内的PLL电路倍频后，最高可以达到66MHz。片内的PLL电路兼有倍频和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。38复位电路设计系统的硬件选型及电路设计采用IMP706看门狗芯片低电平复位JP2短接后，必须定时（1.6S）喂狗，否则将引起系统复位在规定时间内没有喂狗，将输出低电平复位及看门狗功能是否有效，如果短接则有效复位按键，JP2短接时才有效39JTAG接口电路设计－接口简介系统的硬件选型及电路设计JTAG(JointTestActionGroup，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAP（TestAccessPort，测试访问口），通过专用的JTAG测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-SystemProgrammable在系统编程）功能，如对FLASH器件进行编程等。通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。40JTAG接口电路设计－14针接口及定义系统的硬件选型及电路设计41JTAG接口电路设计－20针接口及定义系统的硬件选型及电路设计42JTAG接口电路设计－接口电路系统的硬件选型及电路设计必须接上拉14针接口43S3C44B0X最小系统系统的硬件选型及电路设计S3C44B0X+电源电路+晶振电路+复位电路+JTAG接口电路可构成真正意义上的最小系统程序可运行于S3C44B0X内部的8KBRAM中程序大小有限，掉电后无法保存，只能通过JTAG接口调试程序44SDRAM接口电路设计－SDRAM简介系统的硬件选型及电路设计与Flash存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及堆栈区。当系统启动时，CPU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAM中。SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C44B0X在片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。45SDRAM接口电路设计－SDRAM选型系统的硬件选型及电路设计目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为3.3V。主要的生产厂商为HYUNDAI、Winbond等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。本系统中使用Winbond的W986416DH。W986416DH存储容量为4组×16M位（8M字节），工作电压为3.3V，常见封装为54脚TSOP，兼容LVTTL接口，支持自动刷新（Auto-Refresh）和自刷新（Self-Refresh），16位数据宽度。46SDRAM接口电路设计－W986416DH引脚分布系统的硬件选型及电路设计47SDRAM接口电路设计－W986416DH引脚信号描述系统的硬件选型及电路设计48SDRAM接口电路设计－SDRAM接口电路系统的硬件选型及电路设计49SDRAM接口电路设计－电路说明系统的硬件选型及电路设计一片W986416DH构建16位的SDRAM存储器系统,将其配置到Bank6，即将S3C44B0X的nGCS6接至两片W986416DH的/CS端。此时SDRAM地址为0x0c000000-0x0c7fffff。W986416DH的CLK端接S3C44B0X的SCLK端；W986416DH的CKE端接S3C44B0X的SCKE端；W986416DH的/RAS、/CAS、/WE端分别接S3C44B0X的nSDRAS端、nSDCAS端、nSDWE端；W986416DH的A12～A0接S3C