电子技术基础数字部分(第五版)(康华光)第5章

5.锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能1.掌握SR、D锁存器的逻辑功能；2.掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能，掌握触发器逻辑功能表示方法——功能表、特性方程、状态图、波形图，掌握触发器功能转换的方法；3.理解锁存器、触发器的电路结构、工作原理和动态特性。教学要求概述时序逻辑电路工作特征：时序逻辑电路工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。即具有记忆功能。结构特征：由组合逻辑电路和存储电路组成，电路中存在反馈。锁存器和触发器是构成时序逻辑电路的基本逻辑单元。5.1双稳态存储单元电路双稳态的概念：只有两种稳定的状态(0，1)，在外作用下，可以从一个稳定状态变化到另一个稳定状态。5.1.1双稳态的概念1.电路结构最基本的双稳态电路如图所示5.1.2双稳态存储单元电路反馈Q端的状态定义为电路输出状态。电路有两个互补的输出端Q和Q5.1双稳态存储单元电路2.逻辑状态分析11000状态11001状态在两种稳定状态中，输出Q和总是互补的；电路只存在两种可以长期保持的稳定状态，故称双稳态电路；电路具有记忆1位二进制数据的功能。Q5.1双稳态存储单元电路5.1.2双稳态存储单元电路5.2.1SR锁存器1.基本SR锁存器基本SR锁存器如图所示逻辑符号电路说明：两个互补的输出端Q和两个输入端R、SR-Reset为置0端（复位端）S-Set为置1端（置位端）现态：R、S信号作用前Q端的状态，现态用Qn表示，可简写为Q。次态：R、S信号作用后Q端的状态，次态用Qn+1表示。逻辑表达式：QQRQQSQ5.2锁存器状态方程:)Q,S,R(fQ1n工作原理①.R=0、S=0RSQQ≥1≥10工作原理QRS功能Qn+11RSQQ≥1≥101000000000011保持可以看出：R、S信号=1有效，当R、S信号都无效，状态保持不变。5.2锁存器5.2.1SR锁存器工作原理②.R=1、S=0RSQQ≥1≥101RSQQ≥1≥10100工作原理QRS功能Qn+100000011保持11100010101100置0R信号有效，置0。信号消失后，记忆05.2锁存器5.2.1SR锁存器工作原理②.R=0、S=1RSQQ≥1≥101RSQQ≥1≥1010011010110011101置1S信号有效，置1。信号消失后，记忆1工作原理QRS功能Qn+100000011保持10001010置05.2锁存器5.2.1SR锁存器工作原理②.R=1、S=1RSQQ≥1≥101RSQQ≥1≥1011110？101110？不允许11工作原理QRS功能Qn+100000011保持10001010置001010111置100不允许R、S信号同时有效。R、S信号都有效后同时撤销，状态不确定。5.2锁存器5.2.1SR锁存器基本SR锁存器工作原理小结①.输入信号高电平为有效电平②.R=0S=0都无效保持不变③.R=1有效置0Q=0④.S=1有效置1Q=1⑤.不允许S、R同时有效输入信号约束条件：SR=0波形图如图S=1，置1，R=1，置0，RSQn+1功能说明00Q保持100置0011置111d不定RS锁存器功能表S撤销后仍为1R撤销后仍为05.2锁存器5.2.1SR锁存器用与非门构成的基本SR锁存器逻辑符号逻辑图RSQn+1功能说明11Q保持010置0101置100d不定RS锁存器功能表5.2锁存器5.2.1SR锁存器BABAF利用基本RS锁存器消去机械开关的振动机械开关K闭合时，vO=0，但由于振动，开关一会儿闭合，一会儿断开，使得vO在几十ms内，时=0，时=1。vOto5V几十ms5.2锁存器5.2.1SR锁存器消去机械开关的振动电路如图当开关由A到B，S=0R=1vO=1若振动S=1，RS=11，vO=1不变当开关由B到A，R=0S=1vO=0若振动R=1，RS=11，vO=0不变vOvBvA振动RS=11或10，vO=1振动RS=11或01，vO=0ABRSQn+111Q01010100d5.2锁存器输出没有时=0时=1现象5.2.1SR锁存器2.逻辑门控SR锁存器基本RS锁存器，锁存器状态直接受输入信号RS控制，一旦输入信号变化，锁存器状态随之发生变化。实际应用中，要求锁存器按一定的时间节拍动作，输入信号的作用受到使能信号E的控制。为此设计如图逻辑门控SR锁存器。逻辑符号电路结构5.2锁存器5.2.1SR锁存器2.逻辑门控SR锁存器简单SR锁存器使能信号控制门电路封锁概念从另一个角度看：L=1有效，B：控制信号，A：输入信号。B=0，L=0(无效)，门被封锁，输入信号不能通过；B=1，L=A，门被打开，输入信号能通过。E=0，G3、G4门被封锁，Q3=Q4=0，锁存器状态不变；E=1，G3、G4门被打开，Q3=S，Q4=R，锁存器状态随输入信号R、S变化而变化。与简单SR锁存器功能一致。5.2锁存器5.2.1SR锁存器2.逻辑门控SR锁存器例5.2.3门控SR锁存器波形如图，初始Q=0，画出Q3、Q4、Q和的波形。Q5.2锁存器解：E=0，Q3=Q4=0，状态不变；E=1，Q3=S=0，Q4=R=1，Q=0；E=1，Q3=S=1，Q4=R=0，Q=1；5.2.1SR锁存器5.2.2D锁存器1.逻辑门控D锁存器逻辑符号电路结构门控SR锁存器E=0，Q3=Q4=0，状态不变；E=1，D=0，S=0，R=1，Q=0；E=1，D=1，S=1，R=0，Q=1；E=1，Q=D。D锁存器小结E=1，Q=D；E=0，Q保持不变；Q保持↓前瞬间的D端的逻辑值，即E的↓，锁存器锁存D端逻辑值；D锁存器无约束条件。输入信号D5.2锁存器5.2.2D锁存器2.传输门控D锁存器电路结构C=E，E=0，TG1断，TG2通，状态保持不变。E=1，TG1通，TG2断，Q=D传输门控D锁存器，其逻辑功能、逻辑符号与逻辑门控D锁存器一致。5.2锁存器例5.2.4传输门控D锁存器的E、D的波形如下图所示，锁存器的原始状态为Q=0，试画出Q和的波形。E=0，状态不变；E=1，Q=D；5.2.2D锁存器Q5.2锁存器5.2.2D锁存器3.D锁存器的动态特性定时图：表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。D锁存器定时图如图。建立时间tSU：D应在E↓之前建立，才能保证正确锁存，tSU表示D对E最少时间提前量；保持时间tH：在E↓后D不能立即撤除，tH表示E↓后D需保留时间；脉冲宽度tW：为了保证Q=D，E=1的最小时间；传输延迟时间tPLH和tPHL：在D和E共同作用后，Q端最大响应时间。tPLH指Q从0→1的最大响应时间，tPHL指Q从1→0的最大响应时间。5.2锁存器5.2.2D锁存器4.典型集成电路——74HC373八D锁存器Q’7核心电路是8个传输门控D锁存器。LE=1，Q’i=Di每一个D锁存器输出都带三态门。OE=1，输出高阻；OE=0，Qi=Q’i74HC373内部逻辑图74373功能：LE=1时数据输入，在LE↓锁存；OE=0时，输出。5.2锁存器5.2.2D锁存器4.典型集成电路——74HC373八D锁存器74HC/HCT373的功能表OE工作模式输入内部锁存器输出状态Q’n输出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.2锁存器八D锁存器74HC373应用5.2.2D锁存器5.2锁存器数据总线高8位地址低8位地址地址总线单片机AT89C51P0口作为低8位地址总线及数据总线分时复用。采用74LS373作为地址锁存器。AT89C51先输出ALE=1，接着P0口输出低8位地址，再ALE=0，将低8位地址在74LS373中锁存，74LS373输出的低8位地址，与P2口输出的高8位地址组成16位地址。然后P0口作8位数据总线使用。LE100110111001101110锁存器与触发器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点：锁存器：对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器：对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。EECPCP5.3触发器的电路结构和工作原理触发器三种结构：主从、维持阻塞和利用传输延迟触发器。5.3触发器的电路结构和工作原理5.3.1主从触发器主从触发器设计思想采用主、从两个锁存器CP=0，主锁存器使能；Q’=D，但Q不变。CP=1，从锁存器使能Q=Q’，Q’不变；Q’已经不变了，所以Q=↑时的Q’，而↑时的Q’是=↑到来前的D。结论：Q仅仅在CP信号↑到达时变化，=↑到达前瞬间的D信号。主锁存器从锁存器DCPQ’DCPQ’Q5.3触发器的电路结构和工作原理5.3.1主从触发器1.工作原理主从D触发器电路结构如图CP=0TG1通，TG2断，TG3断，TG4通，CP=1TG1断，TG2通，TG3通，TG4断，5.3触发器的电路结构和工作原理5.3.1主从触发器1.工作原理CP=0TG1通，TG2断，TG3断，TG4通，CP=1TG1断，TG2通，TG3通，TG4断，CP=0期间主锁存器随D变化Q’=D，从锁存器保持不变；CP↑瞬间主锁存器保持上升沿前时状态，从锁存器变化Q=Q’；CP=1期间主锁存器保持不变；从锁存器Q=Q’，也不变；结论：触发器状态Q仅仅取决于CP信号上升沿到达前瞬间的D信号。D5.3触发器的电路结构和工作原理5.3.1主从触发器1.工作原理CP=0，CP=1期间，触发器状态不变；触发器状态Q变化发生在CP↑瞬间，状态Q取决于CP信号上升沿到达前瞬间的D信号。有效沿到来前，触发器状态为现态，用Qn(Q)表示；有效沿到来后，触发器状态为次态，用Qn+1表示，它又是下一个有效沿的现态。D触发器特性方程：Qn+1=DCPDQ123主从D触发器波形如图现态次态5.3触发器的电路结构和工作原理5.3.1主从触发器2.典型集成电路74HC74是双D触发器，D触发器的逻辑图如图5.3触发器的电路结构和工作原理5.3.1主从触发器2.典型集成电路74HC74RD=SD=1，无效与原分析的主从D触发器电路一致。1100分析RD、SD作用RD：直接复位端SD：直接置位端低电平有效在正常工作前由RD、SD给出一个确定的状态。5.3触发器的电路结构和工作原理5.3.1主从触发器2.典型集成电路若RD=0、SD=1，Q=0，Q=1，若RD=1、SD=0，Q=1，Q=0，RD=0、SD=0，Q=0，Q=0，不允许；约束条件RD+SD=1。正常工作时，RD=1、SD=110100101直接复位、置位端的作用与CP无关，故又叫异步复位、置位端。5.3触发器的电路结构和工作原理5.3.1主从触发器2.典型集成电路74HC74双D触发器逻辑符号如图两个相互独立的D触发器前缀为1，表示第一个触发器；前缀为2，表示第二个触发器；C1、C2表示上升沿有效。5.3触发器的电路结构和工作原理5.3.1主从触发器2.典型集成电路74HC/HCT74的功能表DSQ1nQLHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入DRDSDR直接复位、置位正常工作5.3触发器的电路结构和工作原理5.3.2维持阻塞触发器1.工作原理维持阻塞D触发器逻辑电路如图由3个与非门构成的基本RS锁存器组成。响应输入D和CP信号根据S、R确定触发器的状态5.3触发器的电路结构和工作原理5.3.2维持阻塞触发器1.工作原理①.CP=0G2、G3门被封锁，Q2=Q3=1，锁存器状态Q不变；Q3、Q2的反馈信号将G4、G1门打开，Q4=D，Q1=D在CP=0期间，D信号进入触发器，为触发器刷新做好准备。011DD5.3触发器的电路结构和工作原理5.3.