10.2 外部存储器控制器IP设计

1外部存储控制器2EMI的作用•连接在AHB总线上，管理片外存储器，如FLASH、SRAM、DDR等SDRAMEMI片内片外SRAMFLASH3EMI在SoC芯片中的位置EMI4SRAM控制器IP的设计•接口信号–AHBSlave接口信号–输出给SRAM的控制信号5AHB接口（标准SLAVE)信号名位数I/O描述hclk1I时钟信号hresetn1I复位信号hsel1I操作选择信号hwrite1I读写操作htrans2I总线传输类型Idle/busy/noseq/seqhburst3I总线burst长度hwdata32I写数据haddr32I地址hsize2I传输位宽hrdata32O读数据hready1O总线响应hresp2O总线响应6片外SRAM存储器接口（标准）信号名位数I/O描述SRAM_CSn1OSRAM片选SRAM_WEn1OSRAM写信号SRAM_OEn1OSRAM读信号SRAM_ADDRnOSRAM地址SRAM_DATA16IOSRAM数据SRAM_BEn2OSRAM字节选择7SRAM接口读时序*IDT71V4168SRAM接口读时序*IDT71V4169SRAM接口写时序*IDT71V41610SRAM接口写时序*IDT71V41611寄存器设计•片选配置寄存器•片选信号的地址范围•WE信号从低电平到高电平后保持高电平所需要的cycle•WE信号保持低电平（有效）需要的时钟周期数•片选有效后WE保持高电平需要的时钟周期数•OE信号从低电平到高电平后保持高电平所需要的cycle•OE信号保持低电平（有效）需要的cycle•片选有效后OE保持高电平所需要的cycle•片选从低电平变为高电平之后保持高电平的cycle•地址有效后片选保持为高电平（无效）的cycle•片选功能使能12SRAM控制器结构BUSInterfaceSRAMFSMSRAMInterfaceRegisterAHBSRAM13SRAM控制器模块划分•BUSInterface–处理AHB接口信号–区分寄存器操作、存储器操作•Register–控制存储器地址范围、位宽–控制存储器访问的方式•SRAMFSM–处理有效的存储器操作–考虑各种传输类型•Burst长度、数据位宽、读/写–控制输出信号的时序•SRAMInterface–根据FSM的控制输出相应的信号给SRAM–匹配总线位宽和SRAM位宽14SRAM控制器FSM的设计•Idle状态•读数据准备状态•读数据状态•写数据准备状态•写数据状态15EMI模块设计小结•挂接在AHB总线上•接口信号–AHB总线接口信号–片外存储器SRAM控制信号•子模块划分–总线接口模块–SRAM接口模块–SRAM状态机：•根据寄存器的配置控制存储器的访问方式（时序、各种传输类型等）