rs触发器讲解

第5章触发器第5章触发器5.1基本RS触发器5.2同步RS触发器5.3同步D触发器5.4同步T触发器5.5主从JK触发器5.4触发器的逻辑符号及时序图第5章触发器引言•触发器（Flip-Flop简称FF）的特点：——双稳态（0态和1态）——有记忆能力（存储能力）——结构中有反馈线——是“最小单元”的时序器件，是组成复杂时序系统的基础。第5章触发器FF的分类•按结构分：基本型、同步型、主从型、边沿型•按功能分：RSFF、DFF、TFF、JKFF重点介绍：基本RSFF、同步RSFF、同步DFF、同步TFF主从DFF边沿JKFF、边沿DFF第5章触发器5.1基本RS触发器5.1.1电路结构和工作原理图5–1基本RS触发器电路及逻辑符号(a)&&RDSDQQQQSDRD(b)第5章触发器要点:——基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。——它可以用两个与非门或两个或非门交叉耦合构成。——有两个互补输出端Q和QQ=1，Q=0时，称触发器处于“1”状态；Q=0,Q=1时，称触发器处于“0”状态。第5章触发器——把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。工作原理：状态表RDSDQn+100不定01010111Qn置0(复位)状态置1(置位)状态保持状态禁止状态第5章触发器当RD=0，SD=0时，Qn+1=Qn+1=1，破坏了触发器的互补输出关系，且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=X，这种情况是不允许的。规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。基本RS触发器具有置0、置1和保持的逻辑功能，SD称为置1端或置位(SET)端，RD称为置0或复位(RESET)端(RD、SD低电平有效),也称为置位—复位(Set-Reset)触发器。第5章触发器5.1.2基本RS触发器的功能描述方法（5种）1.状态转移真值表(状态表)简化法第5章触发器2.特征方程(状态方程)描述触发器逻辑功能的函数表达式称为特征方程或状态方程。11DDnDDnRSQRSQ(约束条件)×RDSDQ0001111001001×011Qn+1图5–2次态卡诺图第5章触发器3.状态转移图(状态图)用图形方式来描述触发器的状态转移规律。两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。RD=1SD=001RD=×SD=1SD=×RD=1RD=0SD=1图5–3基本RS触发器的状态图第5章触发器表5–2基本RS触发器的激励表QnQn+1RDSD00011011×110011×4、激励表激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。第5章触发器5.波形图（时序图）工作波形图又称时序图，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。图5–4基本RS触发器波形图不定不定QQRDSD禁止状态第5章触发器5.2同步触发器1、结构及符号同步RS触发器是在基本RS触发器基础上加两个与非门构成的，其逻辑电路及逻辑符号分别如图5-5(a)、(b)所示。图中C、D门构成触发引导电路，R为置0端，S为置1端，CP为时钟输入端(Clock-Pulse)。从图5-5(a)看出，其中基本RS触发器的输入函数为CPSSCPRRDD,第5章触发器(a)QQ1S1R(b)图5-5&&RDSDQQ&&CPRSBDCAC1CP第5章触发器功能表CP=1时表5-3同步RS触发器的特征方程为(约束条件)(5-2)RSQn+100011011Qn10×01RSQRSQnn第5章触发器注：同步RS触发器是在R和S分别为1时清“0”和置“1”，称为R、S高电平有效，所以逻辑符号的R、S输入端不加小圆圈。表5–4钟控RS触发器激励表QnQn+1RS00011011×001100×第5章触发器图5–6同步RS触发器的状态图和波形图(a)状态转移图；(b)时序波形R=0S=101R=×S=0S=×R=0R=1S=0(a)RCP(b)不定QS禁止第5章触发器5.3同步D触发器为了解决R、S之间有约束问题，将同步RSFF的R端接至D门的输出端，并将S改为D，形成同步D触发器(a)QQ(b)&&RDSDQQ&&CPDBDCACP1DC1图5-7D触发器(a)逻辑电路；(b)逻辑符号第5章触发器（2）当CP=1时，SD=D，RD=D，代入基本RS触发器的特征方程得出钟控D触发器的特征方程同理，可以得出同步D触发器在CP=1时的状态转移真值表(表5-5)、激励表(表5-6)和状态图(图5-8)。DQn1分析：（1）当CP=0时，SD=1，RD=1，触发器状态维持不变。第5章触发器图5-8D触发器状态图01D=0D=0D=1D=1第5章触发器表5–5D触发器状态转移真值表DQn+10101QnQn+1D000110110101表5–6Ｄ触发器激励表第5章触发器时序波形(设初态为0)不定不定QQRDSDCPD同步触发器存在的问题:空翻问题原因:CP=1期间,输入信号均有效,有干扰也无法杜绝.第5章触发器5.4同步T触发器同步T触发器的逻辑电路及符号分别如图5-9(a)、(b)所示。从图中看出，它是将同步RS触发器的互补输出Q和Q分别接至原来的R和S输入端，并在触发引导门的输入端加T输入信号而构成的。这时等效的R、S输入信号为nnTQRQTS,由于Qn和Qn互补，它不可能出现SR=11的情况，因此这种结构也解决了R、S之间的约束问题。第5章触发器图5–9T触发器(a)逻辑电路；(b)逻辑符号(a)QQ1T(b)&&RDSDQQ&&CPTC1CP第5章触发器由图5-9(a)可见：CPTQRCPQTSnDnD,当CP=0时，SD=1，RD=1，触发器状态维持不变。当CP=1时，代入基本RS触发器的特征方程得出钟控T触发器的特征方程为nDnDTQRQTS,nnnnnnnDDnQTQTQTQTQQTQRSQ1第5章触发器图5-1001T=0T=1T=1T=0第5章触发器5.5主从JK触发器图5-14主从触发器框图从触发器主触发器1QQQQKJCP1.主从JK第5章触发器图5-15主从JK触发器逻辑图&&QQ&&1&&&&CP1Q主Q主24365RD主SD主KJ87它由两个同步RS触发器构成，其中1门~4门组成从触发器，5门~8门组成主触发器RD’SD’第5章触发器当CP=1时，CP=0，从触发器被封锁，输出状态不变化。此时主触发器输入门打开，接收J、K输入信息，将代入基本RSFF特性方程得出,,nDnDQJSKQR主主nnnnDDnQKQQJQRSQ主主主主主1(5-7)当CP=0时，CP=1，主触发器被封锁，禁止接受J、K信号,主触发器维持原态；从触发器输入门被打开，从触发器按照主触发器的状态翻转，其中：第5章触发器111''11'1',nnnnnDDnnDnDQQQQQRSQQSQR主主主主主则即将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。将主代入式(5-7)可得nnQQ主nnnQKQJQ主主主1第5章触发器讨论主从JK触发器优缺点:CP=1时，可按JK触发器的特性来决定主触发器的状态，在CP下降沿(1→0时)从触发器的输出才改变一次状态。综上所述，主从JK触发器防止了空翻，其工作优点：①输出状态变化的时刻在时钟的下降沿。②输出状态如何变化，则由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。第5章触发器缺点:主从JK触发器的一次翻转主从JK触发器虽然防止了空翻现象，但还存在一次翻转现象，可能会使触发器产生错误动作，因而限制了它的使用。所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号J、K的变化而变化。第5章触发器例如，设，如果在CP=1期间J、K发生了多次变化，如图5-16所示。其中第一次变化发生在t1，此时J=K=1，从触发器输出Qn=0，因而RD主=KQn=1，，从而主触发器发生一次翻转，即。在t2瞬间，J=0,K=1,，，主触发器状态不变。由于CP=1期间Qn=0，图5-15中7门一直被封锁，RD主=1，因此t3时刻K变化不起作用，一直保持不变。当CP下降沿来到时，从触发器的状态为。这就是一次翻转情况，它和CP下降沿来到时由当时的J、K值(J=0,K=1)所确定的状态Qn+1=0不一致，即一次翻转会使触发器产生错误动作。1,0,0KJQQnn主0,111nnQQ主主1nDKQR主0nDQJS主1nQ主111nnQQ主第5章触发器图5-16主从JK触发器的一次翻转CPJKQ主Q主QQt1t2t3第5章触发器若是在CP=1时，J、K信号发生了变化，就不能根据CP下降沿时的J、K值来决定输出Q。这时可按以下方法来处理：①若CP=1以前Q=0，则从CP的上升沿时刻起J、K信号出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q也为1。否则Q仍为0。②若CP=1以前Q=1，则从CP的上升沿时刻起J、K信号出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q也为0。否则Q仍为1。图5-17为考虑了一次翻转后主从JK触发器的工作波形，它仅在第5个CP时没有产生一次翻转。第5章触发器图5-17主从JK触发器的工作波形图12345CPJKQQ主第5章触发器为了使CP下降时输出值和当时的J、K信号一致，要求在CP=1的期间J、K信号不变化。但实际上由于干扰信号的影响，主从触发器的一次翻转现象仍会使触发器产生错误动作，因此主从JK触发器数据输入端抗干扰能力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽可能窄。第5章触发器3.主从触发器的脉冲工作特性主从触发器工作要求①在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP=1期间，J、K信号不发生变化；另外,从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP=1的持续期tCPH≥3tpd。②CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP=0的持续期tCPL≥3tpd。此间主触发器已被封锁，因而J、K信号可以变化。第5章触发器③为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为pdCPLCPHCPtttf611max主从触发器在CP=1时为准备阶段。CP由1下跳变至0时触发器状态发生转移，因此它是一种脉冲触发方式。而状态转移发生在CP下降沿时刻。第5章触发器5.6边沿D触发器同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器)：①触发器仅在CP某一约定跳变到来时，才接收输入信号；②在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态变化。因此，边沿触发器不仅克服了同步FF的空翻现象和主从FF的一次性变化问题,而且大大提高了抗干扰能力，工作更为可靠。第5章触发器边沿触发方式的触发器有两种类型：一种是维持—阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。第5章触发器1.维持—阻塞式D1)维持—阻塞式D触发器由同步RS触发器、引导门和4根直流反馈线组成，如图4-18所示。第5章触发器图5-18维持—阻塞式D触发器&RDQQ&&1&&SD24365CPD①②④③&′RD′SD′R′SRD、SD为直接置0、置1端，其操作不受CP控制，因此也称