SAR-ADC

逐次逼近寄存器型模数转换器（SARADC）设计报告SARADC逐次逼近寄存器型ADC设计报告课程名称：数模混合集成电路设计专业（年级）：集成电路设计与集成系统（09）组员（学号）：提交日期：2012/12/26序号评分规则得分1电路结构合理正确，工作原理描述准确详细（10分）2理论计算清晰准确，参数设计合理（10分）3仿真网表完整正确，仿真结果正确，结果说明准确详实（20分）4版图绘制准确，标注明确（10分）5撰写格式规范，结构合理，层次清晰，内容详细充实（10分）逐次逼近寄存器型模数转换器（SARADC）设计报告总分逐次逼近寄存器型模数转换器（SARADC）设计报告一、课程设计参数要求:设计一个10bit逐次逼近寄存器型模数转换器SARADC分辨率10bit采样频率100KHz功耗1mW电源电压2.5V面积1mm2工作温度0~80℃工艺技术0.25um二、基本结构及原理：1.逐次逼近寄存器型模数转换器（SARADC）整体结构：2.逐次逼近寄存器型模数转换器（SARADC）工作原理：SARADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SARLOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VINVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置AnalogInS/HDACSARLOGICVDACVCOMPVinSARREGISTERCOMPARE图1逐次逼近寄存器型模数转换器工作原理框图逐次逼近寄存器型模数转换器（SARADC）设计报告“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。三、课程设计的内容要求：1．组员分工：要求分工内容明确合理，体现工作量2.各模拟子模块设计内容要求：详实完整，结果准确（1）给出电路结构原理图（Sedit），并进行工作原理的描述（2）根据设计要求，运用理论公式进行理论计算，初步确定电路参数（3）给出各模块完整的仿真网表(Spice)（4）给出对应的仿真结果图，并对结果图中所显示的功能或结果数值进行分析说明（5）给出对应模块的版图(Ledit)，要求在版图中标出该模块与外界连接的各端口名称，并用标尺标出版图尺寸值，计算该模块的版图面积3.数字子模块设计内容要求：详实完整，结果准确（1）给出Verilog网表（包括测试模块和调用模块两个网表）（2）给出仿真结果图，并对结果图中所显示的功能或结果数值进行详细说明4.结论要求：对整体工作进行总结，对所做课题结果进行说明，给出各设计指标是否满足设计要求，电路功能是否实现，给出整体电路的功耗、面积值；对设计过程中存在的问题和不足进行说明5.参考文献要求：要求查阅中、英文文献不少于10篇，英文文献需占40%左右参考文献书写格式如下：[1]文章名，作者，文章发表的期刊名，期刊的卷号、期号，所参考的页数文章发表时间。（要求所查文献为近五年内的文章）[2]书名，作者，出版社，出版时间，所参考的页数。提示：最终提交报告用A4纸打印，每组提交一份，页数20页左右逐次逼近寄存器型模数转换器（SARADC）设计报告逐次逼近寄存器型ADC设计报告一、组员分工：序号组员承担工作1侯凤文比较器、运算放大电路、SAR（设计，仿真，电路图，版图）2钱立鑫DAC（设计，仿真，电路图，版图）3刘春雪MOS开关、采样保持电路（设计，仿真，电路图，版图）4宋元培时钟（设计，仿真，电路图，版图）二、小组设计报告内容：模块1：比较器（COMPARE）1.电路结构：两级运放比较器[1]逐次逼近寄存器型模数转换器（SARADC）设计报告该比较器电路是两级运算放大器，第一级是电流镜做负载的差分放大器。第二级是电流漏做负载的反向放大器。左端为ibias=30uA的恒流源，ibias由m8和m5构成电流镜结构镜像到尾电流管m5，提供第一级放大器的尾电流。m7和m8也是电流镜结构，为m7提供恒定电流。inn和inp是差分输入端，输入电压进行比较后由out输出二进制比较结果0或1。2.工作原理：比较器多被应用于多种模拟电路，特别在模数转换电路中，比较器具有非常重要的作用。例如在SARADC中，比较器起着核心作用。比较器所能分辨的最小电压决定着SARADC的精度，比较器的带宽决定着SARADC的速度，同时比较器的功耗也在SARADC的整体功耗中占很大的比重[2]。比较器电路的功能是将输入信号和一个参考信号进行比较，并根据比较结果输出二进制信号。具体来说，对于本报告的两级运放电压比较器，当vinnvinp时，Vout输出高电平VOH，当vinnvinp时，Vout输出低电平VOL[3]。3.理论计算：Piss=(I5+I6)(Vdd+|Vss|)I5=ibias=30uAI6=iD=Kp(W/2L)(VSG6-|Vtp|)2根据临界饱和点知：VSG6-|Vtp|=VSD6≈0.2~0.4(经验值)I6=3~12uAPiss=82.5~105uW=0.082~0.105mW。该电路中的参数是使用.sweep语句扫描得出：先以功能仿真为准再逐渐调试精度仿真，如下是对M8管的仿真调试方法：*compare_function.lib'mix025_1.l'ttVddvddgnd2.5v.paramwn=10uvinninngndsin1.251.251500kvinpinpgndpwl00v1us2.0v2us2.5v3us1.8vm13inp2gndnchw=2ul=1um24inn2gndnchw=2ul=1um333vddvddpchw=5ul=1um443vddvddpchw=5ul=1um521gndgndnchw=8ul=1um6out4vddvddpchw=5ul=1um7out1gndgndnchw=3ul=1um811gndgndnchw=wnl=1u逐次逼近寄存器型模数转换器（SARADC）设计报告ibiasvdd130uAc4gnd0.01pf.tran1n10usweepwn10u30u10u.printtranv(out)v(inn)v(inp).end仿真结果对比：M8管子尺寸为10/1M8管子尺寸为20/1M8管子尺寸为30/1由仿真图看出M8管子尺寸为30/1最合适。同理用.sweep语句扫描M8管的精度仿真结果：逐次逼近寄存器型模数转换器（SARADC）设计报告图中V(out)的曲线由里到外分别是M8管子尺寸为30/1，20/1,10/1，可以看出精度都满足小于0.6mv，管子尺寸为30/1时精度为0.3mv再结合功能仿真，可知M8管子尺寸为30/1最佳。其它管子也是根据这种方法逐渐修改调试得到最佳值如下表。器件名参数值器件名参数值m1w=2uml=1umm6w=5uml=1umm2w=2uml=1umm7w=3uml=1umm3w=5uml=1umm8w=30uml=1umm4w=5uml=1umibias30uAm5w=8uml=1umc0.01pf4.仿真网表：①响应仿真：*compare_tp.lib'mix025_1.l'ttVddvdd02.5vvinninngnd1vvinpinpgndPULSE(02.501n1n0.2u0.4u)m13inp2gndnchw=2ul=1um24inn2gndnchw=2ul=1um333vddvddpchw=5ul=1um443vddvddpchw=5ul=1u逐次逼近寄存器型模数转换器（SARADC）设计报告m521gndgndnchw=8ul=1um6out4vddvddpchw=5ul=1um7out1gndgndnchw=3ul=1um811gndgndnchw=30ul=1uibiasvdd130uAc4gnd0.01pf.tran1n1u.printtranv(out)v(inn,inp).end②功能仿真：*compare_function.lib'mix025_1.l'ttVddvddgnd2.5vvinninngndsin1.251.251500kvinpinpgndpwl00v1us2.0v2us2.5v3us1.8vm13inp2gndnchw=2ul=1um24inn2gndnchw=2ul=1um333vddvddpchw=5ul=1um443vddvddpchw=5ul=1um521gndgndnchw=8ul=1um6out4vddvddpchw=5ul=1um7out1gndgndnchw=3ul=1um811gndgndnchw=30ul=1uibiasvdd130uAc4gnd0.01pf.tran1n10u.printtranv(out)v(inn)v(inp).end③精度仿真：*compare-precision.lib'mix025_1.l'ttVddvddgnd2.5vVinninngnd1vVinpinpgndpwl00.9994v10u1.001vm13inp2gndnchw=2ul=1um24inn2gndnchw=2ul=1um333vddvddpchw=5ul=1um443vddvddpchw=5ul=1um521gndgndnchw=8ul=1um6out4vddvddpchw=5ul=1um7out1gndgndnchw=3ul=1um811gndgndnchw=30ul=1uibiasvdd130uAc4gnd0.01pf.tran1n10u.printtranv(out)v(inn)v(inp).end5.仿真结果说明：逐次逼近寄存器型模数转换器（SARADC）设计报告①响应仿真结果：图中上面的波形为输入vinn-vinp,下面的方波为输出Out。根据该图测量计算得tPHL=12.26n,tPLH=8.75n，由公式tp=（tPHL+tPLH）/2计算响应延时tp=10.505n。②功能仿真结果：逐次逼近寄存器型模数转换器（SARADC）设计报告图中方波为输出out，正弦波为输入vinn,任意值曲线为输入vinp。当vinnvinp时输出out为高电平，当vinnvinp时输出out为低电平，测试信号范围为0V~2.5V。③精度仿真结果：图中第一条曲线为输入vinp,第二条曲线为输入vinn,第三条曲线为输出out。精度要求不大于0.6mv，在图中第二个标尺为测量位置，精度可达到0.3mv,满足设计要求。6.版图：逐次逼近寄存器型模数转换器（SARADC）设计报告版图面积：23.28um×21.72um=505.6416um2逐次逼近寄存器型模数转换器（SARADC）设计报告模块2：采样保持电路(S/H)1.电路结构：2.工作原理：S/H电路的工作过程可以分为两个阶段，采样和保持。通常这两种模式在同一时间间隔内完成，同一个时钟周期分为两个工作相位。在保持模式下，采样保持电路的输出等于在采样瞬时输入信号的值。在采样模式下，电路的输出可以跟踪输入的变化(通常称为Track)，也可以被重置为一个固定的值(称为Sample)。一般情况下对采样和跟踪不进行区别，都称为S/H电路，即使表现的功能是跟踪保持的功能[4]。采样保持电路的电路结构为:CMOS传输门开关，采样电容器，两级运算放大器。当开关导通的时候，通过外加信号给电容充电，断开后由于电容无法放电，将继续保